[发明专利]氧化硅膜的选择性沉积在审
申请号: | 202111288200.8 | 申请日: | 2016-06-01 |
公开(公告)号: | CN114121605A | 公开(公告)日: | 2022-03-01 |
发明(设计)人: | P·曼纳;A·B·玛里克 | 申请(专利权)人: | 应用材料公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;C23C16/04;C23C16/02 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 侯颖媖;张鑫 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 氧化 选择性 沉积 | ||
1.一种用于在基板上选择性地形成氧化硅层的方法,包括以下步骤:
将氧化硅层选择性地沉积于在基板的表面上形成的图案化特征中,其中所述图案化特征包括一个或多个侧壁以及在所述图案化特征的底部处的沉积表面,并且所述一个或多个侧壁中的每个侧壁具有基部和帽部,其中所述帽部包含氮化硅而所述基部包含氧化硅,并且所述帽部的第一表面积是所述侧壁的表面积的至少三分之一而所述基部的第二表面积是所述侧壁的表面积的至少一部分,其中所述沉积表面本质上由硅构成,并且所述选择性沉积的氧化硅层通过使所述图案化特征暴露于四乙氧基硅烷(TEOS)和臭氧而形成在所述沉积表面上从而从所述图案化特征的所述底部填充所述图案化特征,使得所述选择性沉积的氧化硅层邻近所述基部和所述帽部;以及
将所述图案化特征内的所述选择性沉积的氧化硅层蚀刻到暴露每个侧壁的与每个相应帽部相对应的一个或多个部分的深度,并且使每个侧壁的与每个相应基部相对应的一个或多个部分不暴露。
2.如权利要求1所述的方法,在所述将氧化硅层选择性地沉积于所述图案化特征中之前进一步包括以下步骤:
预清洗所述基板;
将含硅层沉积在所述基板上;以及
图案化所述含硅层以形成所述图案化特征。
3.如权利要求1所述的方法,进一步包括以下步骤:
在所述将氧化硅层选择性地沉积于所述图案化特征中之后,将所述选择性沉积的氧化硅层退火。
4.如权利要求3所述的方法,其中将所述选择性沉积的氧化硅层退火期间的温度在300摄氏度与480摄氏度之间。
5.如权利要求3所述的方法,进一步包括以下步骤:
在将所述选择性沉积的氧化硅层退火之后,湿法蚀刻所述氧化硅层。
6.如权利要求1所述的方法,其中所述四乙氧基硅烷(TEOS)以400mg/分钟与2g/分钟之间的速率流入300mm基板处理腔室,并且所述臭氧以质量百分比10%至18%的速率流入所述300mm基板处理腔室。
7.如权利要求1所述的方法,其中所述TEOS和所述臭氧流入处理腔室,并且在操作期间所述处理腔室中的压力为200Torr至700Torr之间。
8.如权利要求1所述的方法,进一步包括以下步骤:
在所述将氧化硅层选择性地沉积于图案化特征中之前,使所述图案化特征暴露于含氮等离子体,其中所述使所述图案化特征暴露于含氮等离子体的步骤包括以下步骤:用从所述含氮等离子体形成的离子束定向处理所述图案化特征。
9.如权利要求8所述的方法,其中以相对于所述一个或多个侧壁的一角度用所述离子束定向处理所述图案化特征以用于遮蔽效应(shadowingeffect)。
10.如权利要求9所述的方法,其中以相对于所述一个或多个侧壁的第二角度用所述离子束定向处理所述图案化特征。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111288200.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种缸体制造打磨系统
- 下一篇:应用的扩容方法及装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造