[发明专利]氧化硅膜的选择性沉积

说明书

本说明书所述的实施例一般提供一种用于填充形成在基板上的特征的方法。在一个实施例中，提供了一种用于在基板上选择性地形成氧化硅层的方法。该方法包括将氧化硅层选择性地沉积于在基板表面上形成的图案化特征中，其中该图案化特征可包括沉积表面以及一或多个侧壁，该一或多个侧壁可包含氧化硅或氮化硅材料。沉积表面可本质上由硅构成，且选择性沉积的氧化硅层可通过使四乙氧基硅烷(TEOS)和臭氧在该图案化特征上流动而形成，其中该氧化硅层选择性地沉积在基板的沉积表面上。

本申请是申请日为2016年6月1日、申请号为201680028403.4、名称为“氧化硅膜的选择性沉积”的中国专利申请(PCT申请号为 PCT/US2016/035302)的分案申请。

技术领域

本发明公开的实施例一般关于用于在半导体表面上形成膜的方法。

背景技术

自从半导体器件数十年前引入以来，其几何性质在尺寸上已显著减小。现代半导体制造设备常规地生产具有45nm、32nm和28nm特征尺寸的器件，并且新设备发展且实施成使器件具有甚至更小的几何形状。减小器件尺寸导致结构特征具有减小的深宽比，或在形成的器件内特征的宽度相对于高度减小。随着特征在宽度上缩小，间隙填充和图案化变得更具挑战性。

由于孔隙的风险，填充具有较低深宽比的特征变得有挑战性。当沉积材料不只附着于特征的底部，也附着于侧壁，在特征被完全填充前，横跨特征生长时，孔隙出现。这些孔隙使得集成电路的可靠性降低。

氧化硅膜在其他介电膜上的选择性沉积对于自下而上的间隙填充和图案化应用是重要的。用于氧化硅膜的选择性沉积的一个有效方法包括在次大气压力(sub-atmospheric pressure)下使四乙氧基硅烷(TEOS)和臭氧在基板上流动。使用这种方法，虽然氧化硅膜会在硅表面上生长，但其亦会在氮化硅或热氧化硅表面上生长。

因此，选择性地填充通过氮化硅和氧化硅层形成的图案化半导体结构的改进的方法是有需要的。

发明内容

本说明书所述实施例一般关于用于间隙填充的薄膜沉积和处理。更具体言之，本说明书所述实施例关于用于特征填充应用的氧化硅膜的选择性沉积。

本说明书的一个实施例提供一种用于在基板上选择性地形成氧化硅层的方法，其包括将氧化硅层选择性地沉积于在基板的表面上形成的图案化特征中，其中该图案化特征可包括沉积表面以及一或多个侧壁，该一或多个侧壁可包含氧化硅或氮化硅材料。沉积表面可本质上由硅构成，且选择性沉积的氧化硅层可通过使四乙氧基硅烷(TEOS)和臭氧在该图案化特征上流动而形成，其中该氧化硅层选择性地沉积在该基板的该沉积表面上。

本说明书的另一个实施例提供一种用于在基板上选择性地形成氧化硅层的方法，其包括将氧化硅层选择性地沉积于在基板的表面上形成的图案化特征中，其中该图案化特征可包括沉积表面以及一或多个侧壁，该一或多个侧壁可包含氧化硅或氮化硅材料。沉积表面可本质上由硅构成，且选择性沉积的氧化硅层可通过使四乙氧基硅烷(TEOS)和臭氧在该图案化特征上流动而形成，其中该氧化硅层选择性地沉积在该基板的该沉积表面上。该方法可进一步包括蚀刻该选择性沉积的氧化硅层，以及重复使四乙氧基硅烷(TEOS) 和臭氧在该图案化特征上流动及蚀刻该选择性沉积的氧化硅层的步骤一或更多次。

本说明书的另一个实施例提供了一种用于在基板上选择性地形成氧化硅层的方法，其包括将氧化硅层选择性地沉积于在基板的表面上形成的图案化特征中，其中该图案化特征可包括沉积表面以及一或多个侧壁，其中所述侧壁中的每一个侧壁可具有基部和帽部，该一或多个侧壁的帽部可包含氮化硅材料。帽部的表面积可包含侧壁的表面积的至少三分之一。沉积表面可本质上由硅构成。选择性沉积的氧化硅层可通过使四乙氧基硅烷(TEOS)和臭氧在该图案化特征上流动而形成，其中该氧化硅层选择性地沉积在该基板的该沉积表面上。

附图说明