[发明专利]半导体装置

说明书

本申请涉及半导体装置。一种半导体装置包括：第一电阻链，其包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；第二电阻链，其包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及第三电阻链，其包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，其中第一上电阻段具有第一上有效电阻距离，并且第二上电阻段具有第二上有效电阻距离，并且第三上电阻段具有第三上有效电阻距离，并且第一上有效电阻距离等于第三上有效电阻距离，并且第二上有效电阻距离为第一上有效电阻距离的整数倍。

技术领域

本发明的示例性实施方式涉及用于晶片(die)上电子参数监测(EPM)的电阻图案。

背景技术

晶片上电子参数监测(EPM)是通过使用多样的测试图案来测量晶片中的晶体管的特性、电容、电阻等的一系列的检测过程。通过使用位于半导体芯片内部的图案，执行晶片上EPM以预测半导体芯片的电气特性、操作和性能。

发明内容

本发明的实施方式涉及具有能够准确测量晶片上电子参数监测量(EPM)的电阻图案的半导体装置。

根据本公开的实施方式，一种半导体装置包括：第一电阻链，其包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；第二电阻链，其包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及第三电阻链，其包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，其中第一上电阻段具有第一上有效电阻距离，并且第二上电阻段具有第二上有效电阻距离，并且第三上电阻段具有第三上有效电阻距离，并且第一上有效电阻距离等于第三上有效电阻距离，并且第二上有效电阻距离为第一上有效电阻距离的整数倍。

根据本公开的另一实施方式，一种半导体装置包括：第一电阻链，其包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；第二电阻链，其包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及第三电阻链，其包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，其中，第一上电阻段的总数、第二上电阻段的总数和第三上电阻段的总数相同，并且第一下电阻段的总数、第二下电阻段的总数和第三下电阻段的总数相同，并且第一电阻通孔插塞的总数、第二电阻通孔插塞的总数和第三电阻通孔插塞的总数相同。

根据本公开的又一实施方式，一种半导体装置包括：第一电阻链，其包括具有第一上有效电阻距离的第一上电阻段、具有第一通孔有效电阻距离的第一电阻通孔插塞和具有第一下有效电阻距离的第一下电阻段；第二电阻链，其包括具有第二上有效电阻距离的第二上电阻段、具有第二通孔有效电阻距离的第二电阻通孔插塞和具有第二下有效电阻距离的第二下电阻段；以及第三电阻链，其包括具有第三上有效电阻距离的第三上电阻段、具有第三通孔有效电阻距离的第三电阻通孔插塞和具有第三下有效电阻距离的第三下电阻段，其中第二电阻链的总长度比第一电阻链的总长度长第一上电阻段的第一上有效电阻距离之和，并且第三电阻链的总长度比第一电阻链的总长度长第一下电阻段的第一下有效电阻距离之和。

附图说明

图1是示意性地例示根据本公开的实施方式的半导体装置的电阻图案的框图。

图2A是示意性地例示第一电阻图案的纵向截面图，而图2B是图2A的一部分的放大图以说明第一电阻链，并且图2C是例示第一电阻链的有效电阻距离的布局。

图3A是示意性地例示第二电阻图案的纵向截面图，图3B是图3A的一部分的放大图以说明第二电阻链，并且图3C是例示第二电阻链的有效电阻距离的布局。

图4A是示意性地例示第三电阻图案的纵向截面图，而图4B是图4A的一部分的放大图以说明第三电阻链，并且图4C是例示第三电阻链的有效电阻距离的布局。

图5A和图5B是示意性地例示根据本公开的其它实施方式的半导体装置的第四电阻图案的纵向截面图。

图6A和图6B是例示根据本发明的实施方式的存储器系统的配置的框图。

图7A和图7B是例示根据本发明的实施方式的计算系统的配置的框图。