[发明专利]形成纳米线器件的方法

说明书

本发明涉及形成纳米线器件的方法。该方法包括：在衬底上形成外延硅锗上外延硅的交替层；通过蚀刻交替层形成多个鳍结构并在多个鳍结构附近形成沟槽；在多个鳍结构上形成鳍间隔物；执行第二沟槽蚀刻以使多个鳍结构的底部鳍区露出；使底部鳍区氧化；横跨和在所述多个鳍结构上形成多个间隔物，其中纳米线结构位于多个间隔物之间；在多个间隔物之间的所述纳米线结构上形成牺牲栅电极；从衬底上的源极/漏极区去除多个鳍结构的一部分，然后在源极/漏极区上形成源极/漏极结构，其中源极/漏极区位于所述多个间隔物附近；从多个间隔物之间去除牺牲栅电极；以及从位于多个间隔物之间的多个鳍结构中去除所述硅层。

本申请是申请日为2011年11月23日、发明名称为“硅和硅锗纳米线结构”的申请号为201610421227.2的专利申请(下文称“子案”)的分案申请。

本申请是在国家知识产权局认为上述子案不符合单一性要求的情况下提出的，具体涉及所述子案的第1次审查意见通知书，其发文日为2018 年6月28日、发文序号为2018062501954570。

此外，上述子案是第201180058034.0号专利申请(下文称“母案”) 的分案申请，该母案的申请日是2011年11月23日，发明名称是“硅和硅锗纳米线结构”。

背景

随着微电子器件尺寸攀升过15nm的节点，保持迁移率改善和短沟道控制对器件制造提出了挑战。用于制造器件的纳米线提供改善的短沟道控制。例如，硅锗(Si x Ge 1-x)纳米线沟道结构(其中x＜0.5)提供在可观的Eg下的迁移率改善，这适用于利用较高电压操作的许多传统产品。此外，硅锗(Si x Ge 1-x)纳米线沟道(其中x＞0.5)在较低Eg下提供改善的迁移率(适用于例如移动/手持领域内的低电压产品)。

附图件数

尽管说明书以特别指出和独立地要求某些实施例的权利要求书作为结尾，但各实施例的优势可从下面结合附图对实施例的描述中得到更好的理解，在附图中：

图1a-1n示出根据各实施例形成结构的方法。

图2a-2i示出根据各实施例形成结构的方法。

图3a-3g示出根据各实施例形成结构的方法。

图4a-4m示出根据各实施例形成结构的方法。

图5a-5d示出根据各实施例形成结构的方法。

图6示出根据各实施例的系统。

详细描述

在对本发明实施例的如下详细描述中，对示出可投入实践的特定实施例的附图作出参照。充分详细地描述这些实施例，以使本领域技术人员将这些实施例投入实践。要理解，各实施例尽管是不同的，但不一定是相互排斥的。例如，这里结合一个实施例描述的特定特征、结构或特性可在其它实施例中实现而不脱离它们的精神和范围。另外要理解，可修正各公开实施例中的各个要素的位置或配置而不脱离它们的精神和范围。因此，下面的详细描述不具有限定意义，并且各实施例的范围仅由适当解释的所附权利权利要求连同这些权利要求授权的等效物的全部范围来定义。在附图中，相同的附图标记贯穿若干附图地表示相同或相似的功能。

描述了形成和利用诸如纳米线器件结构之类的微电子结构的方法和相关结构。这些方法和结构可包括：形成包含衬底的纳米线器件，该衬底包括源极/漏极结构，该源极/漏极结构包括在源极/漏极结构之间的纳米线，其中该纳米线沟道结构在彼此之上垂直地层叠。这里包括的各实施例随着器件尺寸攀升过15nm这一节点时允许迁移率改善和短沟道控制。这些实施例进一步改善了沟道与衬底的绝缘，缓解了与间隔物间隙间距相关的电容以及通过纳米线的垂直架构扩展(scaling)。