[发明专利]一种用于芯片串行接口的测试方法、装置和芯片

说明书

本发明实施例提供一种用于芯片串行接口的测试方法、装置和芯片，该方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。本发明通过模拟各种错误的时序场景，增加芯片的容错测试，能够更广范围地验证芯片串行接口的稳定性。

技术领域

本发明涉及芯片领域，具体地涉及一种用于芯片串行接口的测试方法、装置和芯片。

背景技术

芯片串行接口验证一般采用单一芯片串行接口对接测试，每个芯片串行接口需要对应特定的辅助测试装置，且多数情况下物理串行接口不能统一，只能采用飞线方式完成被测和辅测设备之间的连接，干扰较大，无法完成芯片串行接口的性能测试。另外，现有芯片串行接口验证时仅能对正确功能做正确的验证测试，无法测试芯片串行接口的稳定性。

CN104699576B公开了一种串行通信测试装置、包括该装置的系统及其方法，为一种允许主控芯片（例如，驱动半导体）和从控芯片确定串行外围串行接口（SPI）通信中的错误的有无，从而提高数据通信的准确性和可靠性的技术，其为对通信数据的验证，并不能验证关于通信过程中外界干扰导致的时序错误下的芯片串行接口的稳定性。

CN106357462B公开了一种故障注入方法、芯片和设备，在开始通信系统的性能测试之前，将故障注入设备接入待测试的通信系统，即故障注入设备可以接入待测试通信系统的任意两个在通信过程中相邻的通信节点之间，如故障注入设备可以与待测试通信系统的网络控制器相连，也可以与待测试通信系统的交换机、网络终端、协议桥设备、甚至是ODN(OpticalDistribution Network，光分配网)设备等相连，故障配置信息的设置需囊括基于FC-AE通信总线的通信系统在工作过程中的各个阶段，以实现对通信系统更全面的性能测试。该方法需要设定故障注入设备，故障配置信息包括原语故障信息和/或，报文故障信息，二者均为通信数据，该申请用于验证整个通信系统的稳定性，并没有验证芯片接口在时序错误下的稳定性。

发明内容

本发明实施例的目的是提供一种用于芯片串行接口的测试方法、装置和芯片，该方法模拟各种错误（或边缘值）的串行时序场景，能够更广范围地验证芯片串行接口的稳定性。

现有芯片测试方法仅能对正确功能做正确的验证测试，无法完成芯片串行接口的容错测试，即无法测试芯片串行接口的稳定性。

为了解决上述问题，本发明实施例的芯片测试方法包括设置错误时序，通过该错误时序发送数据至待测芯片；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。

可选的，根据待测芯片的容错阈值范围设置所述错误时序。

可选的，所述错误时序为位宽调节、采样点数据调节、位翻转中的至少一种。

可选的，所述位宽调节包括增加和/或减少时序中至少一位的位宽。

可选的，所述采样点数据调节包括更改采样沿附近的数据线。

可选的，所述位翻转包括时序中至少一位从0置1或从1置0。

可选的，所述错误时序通过芯片串行接口发送数据至待测芯片，所述芯片串行接口为I2C、UART、SPI、CAN、USB中的一种。

可选的，所述根据该待测芯片的回复数据验证该待测芯片串行接口的稳定性，包括所述待测芯片的回复数据与发送的数据相同，则该待测芯片稳定；所述待测芯片的回复数据与发送的数据不同，则该待测芯片不稳定；所述待测芯片的回复数据包括回复的数据值、回复的数据量。

相应的，本发明实施例还提供一种用于芯片串行接口的测试装置，包括根据上述所述的用于芯片串行接口的测试方法进行测试的测试模块，及主控机；

所述主控机用于发送指示给所述测试模块；

所述测试模块用于根据所述指示测试待测芯片串行接口的稳定性。