[发明专利]基于FPGA监测DDR信号的系统、方法、FPGA和介质

权利要求书

1.一种基于FPGA监测DDR信号的系统，其特征在于，应用于现场可编程门阵列FPGA，所述FPGA外接双倍速率同步DDR颗粒和DDR目标控制器，所述FPGA包括DDR信号分析监测模块和输入输出IO模式控制模块；

所述IO模式控制模块，用于在读模式下，控制所述DDR目标控制器对应的IO处于输入状态，控制所述DDR颗粒对应的IO处于输出状态，以使所述DDR目标控制器在读模式下从所述DDR颗粒中读取数据；

所述IO模式控制模块，还用于在写模式下，控制DDR目标控制器对应的IO处于输出状态，控制所述DDR颗粒对应的IO处于输入状态，以使所述DDR目标控制器在写模式下将所述DDR目标控制器对应的写数据驱动至所述DDR颗粒；

所述IO模式控制模块，还用于在监测模式下将FPGA的IO配置成输入状态；

所述DDR信号分析监测模块，用于在监测模式下，获取被监测的各个DDR动态随机存储器DRAM信号。

2.根据权利要求1所述的系统，其特征在于，所述DDR信号分析监测模块，还用于解析各个DDR DRAM信号和相关读写数据信息，以及实时解析记录相关的时序信息。

3.根据权利要求1或2所述的系统，其特征在于，所述DDR DRAM的信号包括：命令和地址CA信号和双向的数据DQ/DQS信号。

4.根据权利要求1或2所述的系统，其特征在于，所述DDR接口分析监测模块，在监测模式下获取并解析DRAM命令之后，还用于：

识别非法的DRAM命令，以及在FPGA的报错信息中提示与所述非法的DRAM命令相关的报错信息和报错时间。

5.根据权利要求1或2所述的系统，其特征在于，所述DDR颗粒为DDR3、DDR4、DDR5、LPDDR3、LPDDR4中的任意一种。

6.一种基于FPGA监测DDR信号的方法，其特征在于，应用于现场可编程门阵列FPGA，所述FPGA外接双倍速率同步DDR颗粒和DDR目标控制器，所述方法包括：

在读模式下，控制所述DDR目标控制器对应的IO处于输入状态，控制所述DDR颗粒对应的IO处于输出状态，以使所述DDR目标控制器在读模式下从所述DDR颗粒中读取数据；

在写模式下，控制DDR目标控制器对应的IO处于输出状态，控制所述DDR颗粒对应的IO处于输入状态，以使所述DDR目标控制器在写模式下将所述DDR目标控制器对应的写数据驱动至所述DDR颗粒；在监测模式下，将FPGA的IO配置成输入状态；

在监测模式下，获取被监测的各个DDR动态随机存储器DRAM信号。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

解析动态随机存储器DRAM命令和相关读写数据信息，以及实时解析记录相关的时序信息。

8.根据权利要求6或7所述的方法，其特征在于，所述DDR DRAM的信号包括：命令和地址CA信号和双向的数据DQ/DQS信号。

9.根据权利要求6或7所述的方法，其特征在于，所述方法还包括：

识别非法的DRAM命令，以及在FPGA的报错信息中提示与所述非法的DRAM命令相关的报错信息和报错时间。

10.根据权利要求6或7所述的方法，其特征在于，所述DDR颗粒为DDR3、DDR4、DDR5、LPDDR3、LPDDR4中的任意一种。

11.一种FPGA，其特征在于，所述FPGA包括如权利要求1至5任一项所述的系统。

12.一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现权利要求6至10中任一项所述的方法。