[发明专利]基于FPGA监测DDR信号的系统、方法、FPGA和介质

说明书

本发明提供了一种基于FPGA监测DDR信号的系统、方法、FPGA和介质，该方法可以应用于FPGA，FPGA外接DDR目标控制器和DDR颗粒，FPGA包括DDR信号分析监测模块和IO模式控制模块；在读模式下，IO模式控制模块，用于控制DDR目标控制器对应的IO处于输入状态，控制DDR颗粒对应的IO处于输出状态；在写模式下，IO模式控制模块，用于控制DDR目标控制器对应的IO处于输出状态，控制DDR颗粒对应的IO处于输入状态；IO模式控制模块，还用于在监测模式下将FPGA的IO配置成输入状态；DDR信号分析监测模块，用于在监测模式下，获取被监测的各个DDR DRAM信号，上述系统用以监测和分析DDR DRAM信号。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种基于FPGA监测DDR信号的系统、方法、FPGA和介质。

背景技术

双倍速率同步动态随机存储器(Double Data Rate Synchronous DynamicRandom Access Memory，DDR DRAM)作为电子系统中最重要的内存设备，起着至关重要的作用，然后由于DDR DRAM颗粒没有提供任何的调试接口，所有的访问必须统一通过双倍速率同步(Double Data Rate Synchronous，DDR)总线进行，所以对DDR总线控制器的可靠性有着非常高的要求。如果DDR总线控制器出现缺陷的话，调试定位问题会非常困难和耗时。另外，DDR DRAM作为系统的主数据存储设备，性能优化与否对系统的总体性能有非常大的影响，然而分析DDR控制器是否充分优化了DDR DRAM的访问序列又很难观察确证，导致对于DDR控制器的开发调试来说，目前的调试定位问题非常困难和耗时。

因此对于DDR控制器的开发调试来说，亟需一种DDR监测分析系统来监测到DRAM颗粒上的所有事件，以此来调试和优化DDR控制器。

发明内容

本发明提供一种基于FPGA监测DDR信号的方法、FPGA和介质，用以实现监测和分析DDR DRAM信号。

第一方面，本发明提供一种基于FPGA监测DDR信号的系统，该方法可以应用于FPGA，所述FPGA外接DDR目标控制器和DDR颗粒，FPGA包括DDR信号分析监测模块和IO模式控制模块；DDR目标控制器，用于在读模式下从DDR颗粒中读取数据，其中，在读模式下，IO模式控制模块，用于控制DDR目标控制器对应的IO处于输入状态，控制DDR颗粒对应的IO处于输出状态；DDR目标控制器，还用于在写模式下将DDR目标控制器对应的写数据驱动至DDR颗粒，其中，在写模式下，IO模式控制模块，用于控制DDR目标控制器对应的IO处于输出状态，控制DDR颗粒对应的IO处于输入状态；IO模式控制模块，还用于在监测模式下将FPGA的IO配置成输入状态；DDR信号分析监测模块，用于在监测模式下，获取被监测的各个DDR动态随机存储器DRAM信号。

本发明上述基于FPGA监测DDR信号的方法有益效果在于：由于FPGA的可编程特性，其支持DDR DRAM接口的IO管脚也都是可以编程的，通过将这些IO可以根据需要配置成需要的模式，如将监测端的所有DDR DRAM信号管脚配置成输入模式，以实现监测DDR DRAM信号，该系统具有灵活低成本的优势，并且可以灵活支持各种DDR DRAM控制器的特色功能。

在一种可能的实施例中，所述DDR信号分析监测模块，还用于解析各个DDR DRAM信号和相关读写数据信息，以及实时解析记录相关的时序信息。该实施例通过解析各个DDRDRAM信号和相关读写数据信息，能够灵活地对观测解析到的信息按需进行记录，上报或进行进一步的分析处理，比如进行性能统计分析，指定地址或数据的监测，指定协议模式下的时序检查功能。

在一种可能的实施例中，所述DDR DRAM的信号包括：命令和地址CA信号和双向的数据DQ/DQS信号。本发明使用FPGA实现DDR DRAM的监测分析记录功能，通过其可编程IO连接到所有的DDR DRAM目标信号上，包括所有的CA和DQ/DQS信号。