[发明专利]一种叠层式三维多芯片组件封装结构及其封装方法

权利要求书

1.一种叠层式三维多芯片组件封装结构，其特征在于，包括：

至少一层第一基板(1)，所述第一基板(1)包括本体(11)和设于所述本体(11)四周的弯折部(12)，所述本体(11)的第一正面(14)和第一背面(15)上按需设计有元器件(3)和走线；

空腔部(13)，由所述弯折部(12)的内侧面和所述本体(11)的第一正面(14)围合形成，用于容纳设于所述本体(11)的第一正面(14)的元器件(3)；

BGA焊点阵列(16)，设置在所述弯折部(12)的远离所述本体(11)的端部上；

第二基板(2)，与所述第一基板(1)在垂直方向上下排布设置，所述第二基板(2)的第二正面(23)朝向所述第一基板(1)的所述空腔部(13)且第二正面(23)上设有面阵I/O端子焊盘；

BGA焊点端子(21)，设置在所述面阵I/O端子焊盘上，与所述BGA焊点阵列(16)配合连接；

外引线(22)，设置在所述第二基板(2)的第二背面(24)上并沿背离所述第二背面(24)的方向向外延伸，所述第二背面(24)背向所述第一基板(1)的所述空腔部(13)的一面设置。

2.根据权利要求1所述的叠层式三维多芯片组件封装结构，其特征在于，所述第一基板(1)包括两层，两层所述第一基板(1)在垂直方向上下排布；且

上层第一基板(1)的空腔部(13)朝向下层第一基板(1)的第一背面(15)设置，以使上层第一基板(1)的空腔部(13)可容纳下层第一基板(1)的第一背面(15)上的元器件(3)；

下层第一基板(1)的空腔部(13)朝向所述第二基板(2)的第二正面(23)设置，以使下层第一基板(1)的空腔部(13)可容纳第二基板(2)的第二正面(23)上的电子元器件(3)；

下层第一基板(1)的第一背面(15)上设有与上层第一基板(1)上的BGA焊点阵列(16)相匹配的BGA焊点阵列(16)。

3.根据权利要求1所述的叠层式三维多芯片组件封装结构，其特征在于，所述BGA焊点端子(21)为由第二正面(23)朝向背离所述第二背面(24)方向凸出延伸的BGA焊球凸点端子。

4.根据权利要求1所述的叠层式三维多芯片组件封装结构，其特征在于，所述第一基板(1)为LTCC基板。

5.根据权利要求1所述的叠层式三维多芯片组件封装结构，其特征在于，所述第二基板(2)为一体化PGA基板。

6.根据权利要求1所述的叠层式三维多芯片组件封装结构，其特征在于，所述外引线(22)的数量为多个，多个所述外引线(22)呈阵列排布。

7.一种叠层式三维多芯片组件封装结构的封装方法，其特征在于，包括以下步骤：

在第一基板(1)的第一正面(14)上形成有朝向第一背面(15)凹陷的空腔部(13)，空腔部(13)的外周形成为弯折部(12)；

在弯折部(12)的端部形成BGA焊点阵列(16)；

在第二基板(2)的第二正面(23)上的面阵I/O端子焊盘上制作出BGA焊点端子(21)；

在第二基板(2)的第二背面(24)上制作出外引线(22)；

将第一基板(1)上的BGA焊点阵列(16)与第二基板(2)上的BGA焊点端子(21)上下压接在一体，实现垂直互连。

8.根据权利要求7所述的一种叠层式三维多芯片组件封装结构的封装方法，其特征在于，采用SMT表面组装工艺实现表面贴装元器件(3)与第一基板(1)及第二基板(2)的物理与电学互连。

9.根据权利要求7所述的一种叠层式三维多芯片组件封装结构的封装方法，其特征在于，采用置球工艺在所述第二基板(2)上制作出所述BGA焊点端子(21)。

10.根据权利要求7所述的一种叠层式三维多芯片组件封装结构的封装方法，其特征在于，所述外引线(22)采用钎焊工艺形成在所述第二基板(2)的第二背面(24)上。