[发明专利]半导体器件

说明书

一种半导体器件，包括在衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、覆盖位线结构的下侧壁的下间隔物结构、在有源图案上且与位线结构相邻的接触插塞结构、以及在接触插塞结构上的电容器。下间隔物结构包括从位线结构的下侧壁在基本平行于衬底的上表面的水平方向上顺序堆叠的第一和第二下间隔物，第一下间隔物包括氧化物，并接触位线结构的下侧壁，但不接触接触插塞结构，并且第二下间隔物包括与第一下间隔物的任何材料不同的材料。

技术领域

发明构思的一些示例实施方式涉及一种半导体器件。更具体地，发明构思的一些示例实施方式涉及包括位线结构的DRAM器件。

背景技术

动态随机存取存储器(DRAM)器件的位线结构具有堆叠结构，该堆叠结构包括包含掺杂多晶硅的第一导电图案和包含金属的第二导电图案。位线结构可以通过有源图案上的凹陷接触有源图案，以电连接到有源图案，并且在位线结构的侧壁上的间隔物结构的下部可以形成在凹陷中/内。如果位线结构具有窄的宽度，则电流可能不会流过位线结构和/或电阻可能高，因此位线结构应具有适当的宽度。然而，由于凹陷的尺寸，增加位线结构的宽度可能具有限制。

发明内容

一些示例实施方式提供了一种具有改进的特性(诸如改进的电特性和/或改进的易制造性)的半导体器件。

根据发明构思的一些示例实施方式，提供了一种半导体器件。该半导体器件可以包括衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、覆盖位线结构的下侧壁的下间隔物结构、在有源图案上且与位线结构相邻的接触插塞结构、以及在接触插塞结构上的电容器。下间隔物结构包括从位线结构的下侧壁在基本平行于衬底的上表面的水平方向上顺序堆叠的第一和第二下间隔物，第一下间隔物包括氧化物，并接触位线结构的下侧壁，但不接触接触插塞结构，并且第二下间隔物包括与第一下间隔物的任何材料不同的材料。

根据发明构思的一些示例实施方式，提供了一种半导体器件。该半导体器件可以包括：在衬底上的有源图案；掩埋在有源图案的上部处的栅极结构；在有源图案上的位线结构，位线结构包括在基本垂直于衬底的上表面的垂直方向上顺序堆叠的第一导电图案、扩散阻挡物、第二导电图案和覆盖图案；下间隔物结构，覆盖位线结构的第一导电图案的至少一部分的侧壁；在下间隔物结构上的上间隔物结构，上间隔物结构覆盖位线结构的其他部分的侧壁；在有源图案上并且与位线结构相邻的接触插塞；以及在接触插塞上的电容器。第一导电图案包括具有n型杂质的多晶硅，第二导电图案包括金属，下间隔物结构包括从第一导电图案的至少一部分的侧壁在基本平行于衬底的上表面的水平方向上顺序堆叠的第一下间隔物和第二下间隔物，第一下间隔物包括氧化物，并覆盖第一导电图案的所述至少一部分的侧壁，但不接触该接触插塞，第二下间隔物包括氮化物，并接触该接触插塞，位线结构的其他部分的侧壁包括氮化物。

根据发明构思的一些示例实施方式，提供了一种半导体器件。该半导体器件可以包括：在衬底上的有源图案；掩埋在有源图案的上部处的栅极结构，栅极结构在基本平行于衬底的上表面的第一方向上延伸；位线结构，在第二方向上延伸并在有源图案的中央上表面上的凹陷上接触有源图案，第二方向基本平行于衬底的上表面并且基本垂直于第一方向，位线结构包括在基本垂直于衬底的上表面的垂直方向上顺序堆叠的第一导电图案、扩散阻挡物、第二导电图案和覆盖图案；下间隔物结构，覆盖位线结构的第一导电图案的至少一部分的侧壁，下间隔物结构包括在基本平行于衬底的上表面的水平方向上顺序堆叠的第一下间隔物和第二下间隔物；上间隔物结构，覆盖位线结构的未被下间隔物结构覆盖的部分的侧壁，上间隔物结构包括在水平方向上顺序堆叠的第一、第二和第三上间隔物；接触插塞结构，在有源图案的相对端中的相应一个上，接触插塞结构包括在垂直方向上顺序堆叠的下接触插塞、欧姆接触图案、阻挡层和上接触插塞；以及在接触插塞结构上的电容器。第一下间隔物包括氧化物，并接触第一导电图案的所述至少一部分的侧壁，但不接触该接触插塞结构，第二下间隔物包括与第一下间隔物的任何材料不同的材料。

在半导体器件中，电流可以容易地或更容易地在位线结构中流动和/或电阻可以减小，因此包括位线结构的半导体器件可以具有增强的电特性。