[发明专利]半导体器件结构及其制备方法

说明书

本发明公开了一种半导体器件结构及其制备方法，半导体器件结构的制备方法包括：提供基底；于基底内形成沟槽；于沟槽内形成分裂栅结构，分裂栅结构包括虚拟分裂栅结构及引出部，引出部位于虚拟分裂栅结构的上表面；与传统垂直栅MOS管原胞结构相比，在同等面积尺寸下，引出部的上表面与沟槽的上表面相平齐，便于引出部与后续形成的金属电极层短接，致使半导体器件结构加压时耗尽区的中心点下移，致使P结P区耗尽时的电场强度降低而增加击穿电压，使得本申请半导体器件结构相较于传统原胞结构在同一击穿电压下，原胞个数相对减小，在同规格条件下，极大降低寄生栅漏电容Cdg，有效降低器件的开关损耗，降低发热，提高器件的可靠性和安全性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件结构及其制备方法。

背景技术

中低压Trench MOS近几年持续繁荣发展，得益于便携式设备和充电适配器的持续需求，国内市场的需求量逐年递增，再加上国产半导体代替进口半导体的大环境下，该器件的市场需求数量有了爆发式增长。对半导体功率器件的性价比提出了新的要求，晶体管器件面积尺寸小、导通电阻低、动态损耗低、更加的节能特性及性价比高，能封在更小的贴片封装形式中，适合终端客户对终端产品的便携移动式。

传统的低压沟槽MOS管不适用于高工频电路，并且出现开关损耗高，发热明显等不利情况，其主要原因是该原胞结构的寄生电容较大，高速开关时需要的充电电荷较多，形成的寄生电容在开关时通过的交流电流较高，以致在电路应用时器件开关能量损耗高而温升高，不利于晶体管的安全运行，容易发生高温失效而造成生命财产的损失。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种半导体器件结构及其制备方法，解决传统低压沟槽MOS管的原胞结构技术缺陷，减小半导体器件结构中寄生栅漏电容的有效面积，从而降低寄生栅漏电容Cdg的值来改善晶体管的开关发热温升等不利因素，提高半导体器件结构的运行可靠性。

为解决上述技术问题，本申请的第一方面提出一种半导体器件结构的制备方法，包括：

提供基底；

于所述基底内形成沟槽；

于所述沟槽内形成分裂栅结构，所述分裂栅结构包括虚拟分裂栅结构及引出部，所述引出部位于所述虚拟分裂栅结构的上表面；所述引出部的上表面与所述沟槽的上表面相平齐。

于上述实施例中提供的半导体器件结构的制备方法中，沟槽内形成的分裂栅结构，分为虚拟分裂栅结构及引出部两部分，引出部位于虚拟分裂栅结构的上表面，与传统垂直栅MOS管原胞结构相比，在同等面积尺寸下，引出部的上表面与沟槽的上表面相平齐，便于引出部与后续形成的金属电极层短接，也即是分裂栅结构与金属电极层短接，致使半导体器件结构加压时耗尽区的中心点下移，致使P结P区耗尽时的电场强度降低而增加击穿电压，使得本申请半导体器件结构相较于传统原胞结构在同一击穿电压下，原胞个数相对减小，在同规格条件下，极大降低寄生栅漏电容Cdg，有效降低器件的开关损耗，降低发热，提高器件的可靠性和安全性。

在其中一个实施例中，所述基底包括由下至上依次层叠的衬底及外延层；所述沟槽位于所述外延层内。

在其中一个实施例中，所述于所述沟槽内形成分裂栅结构，包括：

于所述沟槽的表面及所述外延层的上表面形成分裂栅氧化材料层；

于所述分裂栅氧化材料层的表面形成虚拟栅极材料层，所述虚拟栅极材料层填满所述沟槽；

去除位于所述外延层上表面的所述分裂栅氧化材料层及位于所述外延层上的虚拟栅极材料层，并对保留的所述虚拟栅极材料层进行回刻，以得到虚拟栅极及所述引出部；所述引出部位于所述虚拟栅极的上表面。

在其中一个实施例中，所述形成虚拟栅极之后还包括：