[发明专利]基于数字阵列接收通道的同步系统和方法

权利要求书

1.一种基于数字阵列接收通道的同步系统，其特征在于，包括：参考时钟源（1）、参考时钟分配网络（2）、天线单元（3）、接收前端（4）、数字接收机（5）、信号处理机（6）；

所述参考时钟源（1）与所述参考时钟分配网络（2）连接，参考时钟源（1）输出模拟参考时钟信号给参考时钟分配网络（2）；

所述参考时钟分配网络（2）与所述数字接收机（5）和所述信号处理机（6）连接，参考时钟分配网络（2）输出基准时钟信号给数字接收机（5）和信号处理机（6）；

所述天线单元（3）与所述接收前端（4）连接，天线单元（3）将从空间中接收到的天线回波信号输出给接收前端（4）；

所述接收前端（4）与所述数字接收机（5）连接，接收前端（4）将调理后的接收信号输出给数字接收机（5）；

所述数字接收机（5）与所述信号处理机（6）连接，数字接收机（5）将信道分离后的基带数据组成串行数据帧后输出给信号处理机（6），信号处理机（6）将全局同步脉冲送给数字接收机（5）；

所述数字接收机（5）由功分器（5-1）、时钟合成模块（5-2）、合路器（5-3）、模数转换器（5-4）、信道分离模块（5-5）、高速串行组帧模块（5-6）和同步脉冲处理模块（5-7）组成；

所述功分器（5-1）与所述参考时钟分配网络（2）、时钟合成模块（5-2）、合路器（5-3）和同步脉冲处理模块（5-7）连接，功分器（5-1）的输入信号来自于参考时钟分配网络（2），功分器（5-1）的输出信号送给时钟合成模块（5-2）、合路器（5-3）和同步脉冲处理模块（5-7）；

所述合路器（5-3）与所述接收前端（4）和所述模数转换器（5-4）连接，合路器（5-3）的第二路输入信号来自于接收前端（4），合路器（5-3）的输出信号送给模数转换器（5-4）；

所述时钟合成模块（5-2）与所述模数转换器（5-4）、所述信道分离模块（5-5）、所述高速串行组帧模块（5-6）和所述同步脉冲处理模块（5-7）连接，时钟合成模块（5-2）输出采样时钟给模数转换器（5-4），时钟合成模块（5-2）输出处理时钟给信道分离模块（5-5）、高速串行组帧模块（5-6）和同步脉冲处理模块（5-7）；

所述模数转换器（5-4）与所述信道分离模块（5-5）连接，模数转换器（5-4）输出数字中频信号给信道分离模块（5-5）；

所述信道分离模块（5-5）与所述高速串行组帧模块（5-6）连接，信道分离模块（5-5）输出基准时钟信号基带数据和天线回波信号基带数据给高速串行组帧模块（5-6）；

所述高速串行组帧模块（5-6）与所述信号处理机（6）连接，高速串行组帧模块（5-6）输出串行数据帧给信号处理机（6）；

所述同步脉冲处理模块（5-7）与所述信号处理机（6）、信道分离模块（5-5）和高速串行组帧模块（5-6）连接，同步脉冲处理模块（5-7）的全局同步脉冲输入来自于信号处理机（6），同步脉冲处理模块（5-7）输出本地同步脉冲给信道分离模块（5-5）和高速串行组帧模块（5-6）；

所述信号处理机（6）由高速串行解帧模块（6-1）、时延计算模块（6-2）、时延补偿模块（6-3）、波束合成模块（6-4）和同步脉冲产生模块（6-5）组成；

所述高速串行解帧模块（6-1）与所述时延计算模块（6-2）和所述时延补偿模块（6-3）连接，高速串行解帧模块（6-1）输出基准时钟信号基带数据给时延计算模块（6-2），高速串行解帧模块（6-1）输出天线回波信号基带数据给时延补偿模块（6-3）；

所述时延计算模块（6-2）与所述时延补偿模块（6-3）连接，时延计算模块（6-2）输出定点时延调整值给时延补偿模块（6-3）；

所述时延补偿模块（6-3）与所述波束合成模块（6-4）连接，时延补偿模块（6-3）输出同步后的基带数据给波束合成模块（6-4）；

所述同步脉冲产生模块（6-5）与所述参考时钟分配网络（2）和所述数字接收机（5）连接，同步脉冲产生模块（6-5）的输入来自于参考时钟分配网络（2），同步脉冲产生模块（6-5）输出同步脉冲给数字接收机（5）。