[发明专利]基于数字阵列接收通道的同步系统和方法

说明书

本发明公开了一种基于数字阵列接收通道的同步系统及方法，涉及时间校准技术领域，包括：参考时钟源与参考时钟分配网络连接，参考时钟分配网络与数字接收机和信号处理机连接，天线单元与接收前端连接，接收前端和数字接收机连接，数字接收机与信号处理机连接；系统以固有的参考时钟源为基准，采用实时的时延测量和补偿算法，完成多路接收通道的时延同步。本发明优点在于：不需要额外的开机自校正处理时间，且不需增加复杂的校正源和校正网络、采样时钟分配网络和硬件成本。

技术领域

本发明涉及时间校准技术领域，更具体涉及一种基于数字阵列接收通道的同步系统及方法。

背景技术

现代雷达、测控通信和电子对抗的相控阵接收系统中，广泛地采用数字阵列来实现低副瓣、抗干扰、多波束和快速波束扫描，系统的可靠性、稳定性和实时性得以提高。数字阵列系统的天线单元数量日益增多，信号的瞬时带宽不断提升，所需要的模数转换器(Analog-to-Digital Converter，ADC)的速度和数量也在不断增加。

为了使数字阵列系统能正确地形成波束，各接收通道必须同步，即通道间的时延差异需控制在极小的范围内，一般为纳秒级别。在大型数字阵列系统中，数字阵列接收通道数量众多，其分布在不同的子阵、分机、插件或模块中。由于存在着时钟分频、多时钟域切换和数据缓存等处理环节，接收通道间的时延会不一致，具体表现为通道间的时延差为呈整数个时钟周期晃动。即使采用具有确定性延时功能的模数转换器，一般也只能实现单板级和采样路径上的数据同步，很难实现系统级和数据传输路径上的数据同步，并且每次关机开机后时延差晃动会不一致。

为了使数字阵列各接收通道保持同步，传统的做法是采用开机校正方法，即设计一个接收校正源和一个外校正网络来辅助同步。系统每次开机后，正常工作之前，将校正源信号输入到外校正网络，再基于外校正网络将信号耦合到各接收通道，信号处理机基于各通道采集到的校正信号来计算出时延并实施补偿，之后系统再切换到正常工作模式。其缺点是需要增加复杂的校正源和校正网络，增加了设备量和硬件成本，同时重启或开机后执行校正流程会占用较长的工作时间，影响任务的实时性。

发明内容

本发明所要解决的技术问题在于如何不使用外校正源和校正网络的前提下实现数字阵列接收通道的实时同步。

本发明通过以下技术手段实现解决上述技术问题的：一种基于数字阵列接收通道的同步系统，包括：参考时钟源(1)、参考时钟分配网络(2)、天线单元(3)、接收前端(4)、数字接收机(5)、信号处理机(6)；所述参考时钟源(1)与所述参考时钟分配网络(2)连接，所述参考时钟分配网络(2)与所述数字接收机(5)和所述信号处理机(6)连接，所述天线单元(3)与所述接收前端(4)连接，所述接收前端(4)与所述数字接收机(5)连接，所述数字接收机(5)与所述信号处理机(6)连接。参考时钟源(1)输出模拟参考时钟信号给参考时钟分配网络(2)，参考时钟分配网络(2)输出基准时钟信号给数字接收机(5)和信号处理机(6)，天线单元(3)将从空间中接收到的天线回波信号输出给接收前端(4)，接收前端(4)将调理后的接收信号输出给数字接收机(5)，数字接收机(5)将信道分离后的基带数据组成串行数据帧后输出给信号处理机(6)，信号处理机(6)将全局同步脉冲送给数字接收机(5)。