[发明专利]UIA2计算电路及其数据处理方法、芯片、电子设备及存储介质

说明书

本申请公开了一种UIA2计算电路及其数据处理方法、芯片、电子设备及存储介质，涉及信息安全技术领域，该UIA2计算电路包括64级MUL单元，以及与所述64级MUL单元分别对应连接的64级混合运算单元，其中：第i级MUL单元，用于接收64位的第一数据序列，并对所述64位的第一数据序列进行第i级MUL运算，得到第i级MUL运算结果，i为整数且i的取值从0遍历至63；第i级混合运算单元分别与第i‑1级混合运算单元和所述第i级MUL单元连接，用于接收第i‑1级运算单元的第i‑1级混合运算结果和所述第i级MUL运算结果，并基于所述第i‑1级混合运算结果和所述第i级MUL运算结果，得到第i级混合运算结果；其中，第N级混合运算结果为所述第一数据序列对应的运算结果。本申请可以实现UIA2I算法的并行计算。

技术领域

本申请涉及信息安全技术领域，更具体地，涉及一种UIA2计算电路及其数据处理方法、芯片、电子设备及存储介质。

背景技术

随着移动通信技术的发展，基于网络协议(Internet Protocol，IP)的开放式网络架构以及无线传播的特性，安全问题成为移动通信装置的核心问题之一。目前安全性通常涉及机密性和完整性两个方面，因此网络安全架构协议中有许多标准化的加密算法与完整性保护算法。例如，在3GPP安全架构中存在一种基于SNOW-3G的UIA2消息完整性保护算法，该UIA2完整性保护算法会根据输入的消息计算一个32位的消息认证码MAC，从而可以根据该消息认证码MAC实现消息的完整性保护。

然而，计算消息认证码MAC时，通常会包含MULxPOW(V,i,C)的计算，而计算公式又为MULxPOW(V，i，C)＝MULx(MULxPOW(V，i-1，C)，C)，即第i次的计算依赖于第i-1次的结果(i为大于1的整数)，从而在实现消息认证码MAC计算的硬件电路中，会包括多级组合电路，且每一级的输入都取决于上一级结果的输出，从而造成较长的组合逻辑链，对系统的时钟频率和吞吐量造成较大的影响。

发明内容

鉴于上述问题，本申请提出了一种UIA2计算电路及其数据处理方法、芯片、电子设备及存储介质。

第一方面，本申请实施例提供了一种UIA2计算电路，该UIA2计算电路包括64级MUL单元，以及与所述64级MUL单元分别对应连接的64级混合运算单元，其中：第i级MUL单元，用于接收64位的第一数据序列，并对所述64位的第一数据序列进行第i级MUL运算，得到第i级MUL运算结果，i为整数且i的取值从0遍历至63；第i级混合运算单元分别与第i-1级混合运算单元和所述第i级MUL单元连接，用于接收第i-1级运算单元的第i-1级混合运算结果和所述第i级MUL运算结果，并基于所述第i-1级混合运算结果和所述第i级MUL运算结果，得到第i级混合运算结果；其中，第N级混合运算结果为所述第一数据序列对应的运算结果。

第二方面，本申请实施例提供了一种如第一方面所述的UIA2计算电路的数据处理方法，方法包括：第i级MUL单元接收64位的第一数据序列，并对所述64位的第一数据序列进行第i级MUL运算，得到第i级MUL运算结果；第i级混合运算单元接收第i-1级运算单元的第i-1级混合运算结果和所述第i级MUL运算结果，并基于所述第i-1级混合运算结果和所述第i级MUL运算结果，得到第i级混合运算结果；其中，第N级混合运算结果为所述第一数据序列对应的运算结果。

第三方面，本申请实施例提供了一种芯片，包括上述第一方面提供的UIA2计算电路。

第四方面，本申请实施例提供了一种电子设备，包括：一个或多个处理器；存储器；一个或多个程序代码，其中所述一个或多个程序代码被存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个程序代码配置用于执行上述第二方面提供的数据处理方法。

第五方面，本申请实施例提供了一种计算机可读取存储介质，所述计算机可读取存储介质中存储有程序代码，所述程序代码可被处理器调用执行上述第二方面提供的数据处理方法，或调用执行上述第一方面提供的数据处理方法。