[发明专利]一种多比特存内计算电路

权利要求书

1.一种多比特存内计算电路，其特征在于，包括：存储阵列模块、行译码和输入驱动模块、列译码和位线、源线驱动模块、列选模块、电流电压转换模块以及ADC模块；

所述存储阵列模块通过位线BLL、位线BLR和源线SL分别与所述列译码和位线、源线驱动模块和所述列选模块连接；所述存储阵列模块还通过字线与所述行译码和输入驱动模块连接；所述存储阵列模块包括：多个存储单元；每个存储单元包括：NMOS管、第一阻变器件和第二阻变器件R1；所述第一阻变器件的一端连接位线BLL，所述第一阻变器件的另一端连接NMOS管的源极；所述第二阻变器件的一端连接位线BLR，第二阻变器件的另一端连接NMOS管的源极；NMOS管的栅极与字线WL连接，NMOS管的漏极与源线SL连接；

所述行译码和输入驱动模块用于当行译码时，对字线WL进行选通，进行权重值的存储；当驱动输入时，将两位的输入数据作用于字线WL；

所述列译码和位线、源线驱动模块用于对位线BLL、位线BLR和源线SL进行权重的写入，在进行计算时将源线SL接地；

所述列选模块用于将所述存储阵列模块中的一列存储单元的位线BLL的电流和位线BLR的电流；

所述电流电压转换模块用于将所述列选模块选中的一列存储单元的位线BLL的电流和位线BLR的电流的一半相加，并进行电流到电压的转换；

所述ADC模块与所述电流电压转换模块连接；所述ADC模块用于将所述电流电压转换模块的转换结果与十个参考电压进行比较，确定输出结果；

所述电流电压转换模块包括：位线BLL电流转换单元、位线BLR电流转换单元、开关S2、管N3以及电容C_L；

所述位线BLL电流转换单元用于将所述列选模块选中的一列存储单元的高位权重与输入乘累加确定高位累加电流；

所述位线BLR电流转换单元用于将所述列选模块选中的一列存储单元的低位权重与输入乘累加确定低位累加电流；

所述位线BLL电流转换单元的输出端与管N3的漏极以及所述电容C_L的一端连接，所述管N3的栅极与开关S2连接，所述管N3的源极接地；

所述位线BLR电流转换单元的输出端与管N3的漏极以及所述电容C_L的一端连接，所述电容C_L的另一端接地。

2.根据权利要求1所述的一种多比特存内计算电路，其特征在于，所述存储阵列模块包括：128行x32列存储单元。

3.根据权利要求2所述的一种多比特存内计算电路，其特征在于，所述两位的输入数据的个数为128个。

4.根据权利要求1所述的一种多比特存内计算电路，其特征在于，所述位线BLL电流转换单元包括：管P1、管P2、管P5、管N1、开关S1以及开关S0；

管P1的源极接VDD，管P1的栅极接管P1的漏极并连接到列选模块；管P2的源极接VDD，管P2的漏极与所述管N3的漏极以及电容C_L的一端连接，管P2的栅极与管N1的源极和管P5的漏极连接；管N1的栅极与开关S1连接，管N1的源极与管P1的栅极；管P5的栅极与开关S0连接，管P5的源极接VDD。

5.根据权利要求1所述的一种多比特存内计算电路，其特征在于，所述位线BLR电流转换单元包括：管P3、管P4、管P6、管N2、开关S1以及开关S0；

管P3的源极接VDD，管P3的栅极接管P3的漏极并连接到列选模块；管P4的源极接VDD，管P4的漏极与所述管N3的漏极以及电容C_L的一端连接，管P4的栅极与管N2的源极和管P6的漏极连接；管N2的栅极与开关S1连接，管N2的源极与管P3的栅极；管P6的栅极与开关S0连接，管P6的源极接VDD。