[发明专利]一种高故障覆盖率的阻变存储器的测试方法

说明书

本发明公开一种高故障覆盖率的阻变存储器的测试方法，包括以下步骤：一、对阻变存储器的存储单元进行Forming操作；二、按照地址升序对阻变存储单元进行读1和写0操作；三、按照地址升序对阻变存储单元进行2次连续的读0操作，随后执行1次写1操作；四、按照地址升序对阻变存储单元依次执行读1、读1、写0、写1和读1操作；五、按照地址降序对阻变存储单元进行读1、写0、读0操作；六、按照地址降序对阻变存储单元进行写1、写0、读0操作；七、按照地址升序对阻变存储单元进行读0、写1、读1操作；八、延迟或暂停一段时间，按照地址升序对阻变存储单元进行读1、写0、读0操作；九、输出所有阻变存储单元的故障一览表。

技术领域

本发明涉及新型存储RRAM测试技术领域，尤其涉及一种高故障覆盖率的阻变存储器的测试方法。

背景技术

阻变存储器（RRAM）是一种具有高读写速度、高存储密度、高耐受性和持久性、且可以3D集成的低功耗非易失性存储器，其制备工艺简单且和CMOS工艺兼容，有望成为替代DRAM、SRAM和Flash成为通用存储器，具有广泛的应用前景和研究价值。

目前，针对阻变存储器的测试领域尚未有一个统一的规范化测试标准。传统的存储器测试方法一般都存在时间复杂度高或故障覆盖率低的不足，例如棋盘法虽然测试周期短、复杂度低，但仅覆盖固定（SAF）故障和耦合（CF）故障；乒乓法可以覆盖SAF故障、变迁（TF）故障、地址故障、一些状态耦合故障，但其时间复杂度为O（N²），测试周期过长，效率低下。鉴于阻变存储机制的特殊性，当出现故障情况时，不同类型的故障表现形式几乎一致，不易区分；此外，采用传统的测试方法，随着阻变存储单元数目的增加，存储器故障测试周期也成倍的增加，严重影响了产品化测试进度和研发生产效率。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提出了一种高故障覆盖率的阻变存储器的测试方法，其具体技术方案如下：

一种高故障覆盖率的阻变存储器的测试方法，包括以下步骤：

步骤一：对阻变存储器的存储单元进行Forming操作，地址升序或者降序均可；

步骤二：按照地址升序的方式，对选中的阻变存储单元进行读1和写0操作，2次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤三：按照地址升序的方式，对选中的阻变存储单元进行2次连续的读0操作，随后执行1次写1操作，3次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤四：按照地址升序的方式，对选中的阻变存储单元执行2次连续的读1操作，随后执行写0、写1和读1操作，5次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤五：按照地址降序的方式，对选中的阻变存储单元进行读1、写0、读0操作，3次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤六：按照地址降序的方式，对选中的阻变存储单元进行写1、写0、读0操作，3次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤七：按照地址升序的方式，对选中的阻变存储单元进行读0、写1、读1操作，3次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤八：延迟或暂停一段时间，按照地址升序的方式，对选中的阻变存储单元进行读1、写0、读0操作，3次操作连续且不变更地址值，直至所有阻变存储单元执行完毕；

步骤九：测试结束并输出所有阻变存储单元的故障类型的统计表，该统计表标记了所述阻变存储器中的每一个故障存储单元的故障类型。

进一步地，所述步骤一中的Forming操作具体指：采用一个较高的电压，对处于初始化阶段的较高阻状态的阻变存储器进行软击穿，激活该阻变存储器的可操作性性。