[发明专利]输出阻抗校准及相关装置、系统和方法

权利要求书

1.一种装置，其包括：

输出驱动器，其包含：

多个单元驱动器，所述多个单元驱动器中的每个单元驱动器包含耦合到输出节点的多个晶体管；和

电路系统，其耦合到所述多个单元驱动器并适于：

以多个配置中的每个配置配置所述多个单元驱动器中的至少一个单元驱动器，其中所述多个配置中的每个配置与多个校准代码中的一个校准代码相关联，并且每个配置响应于经由所述输出节点的信号传输而生成多个通道性能响应中的关联通道性能响应；并且

响应于信号而接收所述至少一个单元驱动器的选定校准代码，其中所述选定校准代码生成所述多个通道性能响应中的期望通道性能响应。

2.根据权利要求1所述的装置，其中所述电路系统包括被配置成响应于所述信号而存储所述选定校准代码的寄存器。

3.根据权利要求2所述的装置，其中所述寄存器被配置成耦合到外部主机并从其接收所述信号。

4.根据权利要求2所述的装置，其中所述电路系统进一步包括多路复用器，所述多路复用器的第一输入耦合到所述寄存器的输出，并且所述多路复用器被配置成向所述多个单元驱动器中的一或多个单元驱动器传送所述校准代码。

5.根据权利要求4所述的装置，其中所述电路系统进一步包括：

逻辑，其被配置成耦合到外部主机；和

第二寄存器，其输入耦合到所述逻辑的输出，并且其输出耦合到所述多路复用器的第二输入。

6.根据权利要求1所述的装置，其中所述多个配置中的每个配置包含耦合到所述输出节点的唯一数量的导通晶体管。

7.一种系统，其包括

半导体装置，其包含：

至少一个驱动器，其包含多个晶体管；和

电路系统，其耦合到所述至少一个驱动器并适于以多个配置配置所述至少一个驱动器，每个配置包含所述多个晶体管中的唯一数量的激活晶体管；和

主机，其耦合到所述半导体装置并被配置成：

向所述驱动器传送多个信号以以所述多个配置中的每个配置配置所述驱动器；

评估所述多个配置中的每个配置的信号完整性响应以选择所述多个配置中的一个配置；并且

向所述半导体装置传送信号以存储与所述选定配置相关联的校准代码。

8.根据权利要求7所述的系统，其中所述电路系统包含第一寄存器，所述第一寄存器被配置成存储与所述多个配置中的所述选定配置相关联的所述校准代码。

9.根据权利要求8所述的系统，其中所述电路系统进一步包括：

逻辑，其耦合到所述主机；

第二寄存器，其输入耦合到所述逻辑的输出；和

多路复用器，其第一输入耦合到所述第一寄存器的输出，并且其第二输入耦合到所述第二寄存器的输出，所述多路复用器被配置成向所述至少一个驱动器传送信号以以所述多个配置中的一个配置配置所述至少一个驱动器。

10.根据权利要求7所述的系统，其中所述主机被配置成比较所述多个配置中的两个或两个以上配置的信号完整性响应以选择所述多个配置中的所述配置。

11.根据权利要求7所述的系统，其中所述至少一个驱动器包含多个晶体管，其中所述多个配置中的每个配置包含唯一数量的处于导通状态的晶体管。

12.根据权利要求7所述的系统，其中所述主机被配置成将当前信号完整性响应与先前信号完整性响应进行比较以确定所述当前信号完整性相对于所述先前信号完整性响应是否有所改善。