[发明专利]输出阻抗校准及相关装置、系统和方法

说明书

公开了输出阻抗校准及相关装置、系统和方法。一种装置可以包含多个驱动器，其中所述多个驱动器中的每个驱动器包含耦合到输出节点的多个晶体管。所述装置可以进一步包含耦合到所述多个驱动器的电路系统。所述电路系统可以以多个配置中的每个配置配置所述多个驱动器中的至少一个驱动器，其中所述多个配置中的每个配置与多个校准代码中的一个校准代码相关联。每个配置响应于经由所述输出节点的信号传输而生成多个通道性能响应中的关联通道性能响应。所述电路系统还可以存储所述至少一个单元驱动器的校准代码，其中所述校准代码生成所述多个通道性能响应中的期望通道性能响应。

优先权声明

本申请要求于2021年1月4日提交的美国专利申请序列号17/141,031“输出阻抗校准及相关装置、系统和方法(OUTPUT IMPEDANCE CALIBRATION,AND RELATED DEVICES,SYSTEMS,AND METHODS)”的申请日的权益。

技术领域

本公开的实施例涉及阻抗校准。更具体地，本公开的一些实施例涉及微电子装置的输出阻抗校准及相关方法、装置和系统。

背景技术

存储器装置通常作为计算机或其它电子系统中的内部半导体集成电路提供。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功率双倍数据速率存储器(LPDDR)、相变存储器(PCM)和闪速存储器。

如存储器系统等电子系统通常包含一或多种类型的存储器，并且所述存储器通常耦合到存储器系统内的一或多个通信通道。此类系统中的时变信号用于经由一或多个通常被称为信号线的导体转移信息(例如，数据)。这些信号线通常捆绑在一起以形成通信总线，例如地址或数据总线。

为了满足对更高性能操作特性的需求，设计人员继续努力提高操作速度，以在电子系统内跨通信总线转移数据。提高数据转移速率的一个问题是在电子(例如，存储器)系统的通信总线上的数据突发期间保持信号完整性。随着转移速率的提高，通信总线的阻抗特性可能变得更加明显，并且信号波形可能开始扩散和/或在通信总线上的阻抗不匹配的位置处可能发生反射。当耦合到通信总线的存储器装置的一或多个节点的阻抗(例如，输出阻抗)与通信总线的阻抗未适当匹配时，信号完整性(例如，数据完整性)可能会受到影响。

发明内容

本公开的一或多个实施例包含一种装置。所述装置可以包含输出驱动器，所述输出驱动器包含多个单元驱动器。所述多个单元驱动器中的每个单元驱动器可以包含耦合到输出节点的多个晶体管。所述输出驱动器还可以包含耦合到所述多个单元驱动器的电路系统。所述电路系统可以适于以多个配置中的每个配置配置所述多个单元驱动器中的至少一个单元驱动器。所述多个配置中的每个配置可以与多个校准代码中的一个校准代码相关联，并且每个配置响应于经由所述输出节点的信号传输而生成多个通道性能响应中的关联通道性能响应。所述电路系统还可以适于响应于信号的接收而存储所述至少一个单元驱动器的选定校准代码，其中所述选定校准代码生成所述多个通道性能响应中的期望通道性能响应。

本公开的一些实施例包含一种系统。所述系统可以包含半导体装置，所述半导体装置包含至少一个驱动器，所述驱动器包含多个晶体管。所述半导体装置还可以包含电路系统，所述电路系统耦合到所述至少一个驱动器并适于以多个配置配置所述至少一个驱动器，其中每个配置包含所述多个晶体管中的唯一数量的激活晶体管。所述系统还可以包含耦合到所述半导体装置的主机。所述主机可以被配置成向所述驱动器传送多个信号以以所述多个配置中的每个配置配置所述驱动器。所述主机还可以被配置成评估所述多个配置中的每个配置的信号完整性响应以选择所述多个配置中的一个配置。此外，所述主机可以被配置成向所述半导体装置传送信号以存储与所述选定配置相关联的校准代码。