[发明专利]用于包括多个半导体芯片的封装中的系统的调试架构

权利要求书

1.一种设备，包括：

同一半导体芯片封装内的多个逻辑芯片，所述多个逻辑芯片中的每一者被耦合到相应的本地存储器，所述多个逻辑芯片中的每一者包括计数器电路，所述计数器电路中的每一者在所述封装内的所述多个芯片的运行时间内保持同步的计数值，以使得所述封装内的同一周期对于所述多个逻辑芯片中的每一者来说是能够识别的，所述逻辑芯片中的每一者包括跟踪电路，所述跟踪电路将其至少一些状态按照其在所述同一周期内存在时的情况记录到其相应的本地存储器。

2.根据权利要求1所述的设备，其中所述相应的本地存储器被实现为堆叠的存储器芯片。

3.根据权利要求2所述的设备，其中所述堆叠的存储器芯片被堆叠在其相应的逻辑芯片上。

4.根据权利要求1所述的设备，其中所述多个逻辑芯片中的至少一者包括核心逻辑电路，所述核心逻辑电路实现以下任何一项：

图形处理器；

神经网络处理器；

通用的多处理器。

5.根据权利要求1所述的设备，其中存在从每个相应的本地存储器到所述封装的输入/输出(I/O)的数据路径。

6.根据权利要求1所述的设备，其中所述多个逻辑芯片中的每一者包括以下电路：该电路响应于所述封装内的所述多个逻辑芯片中的每一者内的观察状态，触发对它们的至少一些状态的记录。

7.根据权利要求1所述的设备，其中所述状态包括以下任何一项：

应用于所述多个逻辑芯片中的任何一者的核心逻辑的输入信息；

由所述多个逻辑芯片中的任何一者的核心逻辑生成的输出信息；

所述多个逻辑芯片中的任何一者的核心逻辑内的状态信息。

8.一种逻辑芯片，包括：

核心逻辑；

去往本地存储器的接口；以及

计数器电路，所述计数器电路在运行时间内保持与其他逻辑芯片同步的计数值，所述其他逻辑芯片与所述逻辑芯片处于同一封装内，使得所述封装内的同一周期对于所述其他逻辑芯片和所述逻辑芯片中的每一者来说是能够识别的；

跟踪电路，所述跟踪电路将所述逻辑芯片的至少一些状态按照其在所述同一周期内存在时的情况记录到所述本地存储器中；

触发电路和来自所述其他逻辑芯片的相应触发电路的输入，所述触发电路辨识所述逻辑芯片的被查找状态，并从所述输入上的断言信号辨识出所述其他逻辑芯片存在相应的被查找状态，并响应于此将所述逻辑芯片的至少一些状态记录到所述本地存储器中。

9.根据权利要求8所述的逻辑芯片，其中所述本地存储器被实现为堆叠的存储器芯片。

10.根据权利要求9所述的逻辑芯片，其中，所述堆叠的存储器芯片被堆叠在所述逻辑芯片上。

11.根据权利要求8所述的逻辑芯片，其中所述核心逻辑用于实现以下任何一项：

图形处理器；

神经网络处理器；

通用的多处理器。

12.根据权利要求8所述的逻辑芯片，其中存在从所述本地存储器到所述逻辑芯片的外部输入/输出(I/O)的数据路径，该数据路径延伸到所述封装的I/O。

13.根据权利要求8所述的逻辑芯片，其中所述多个逻辑芯片中的每一者包括以下电路，该电路响应于所述封装内的所述多个逻辑芯片中的每一者内的观察状态，触发对它们的至少一些状态的记录。

14.根据权利要求8所述的逻辑芯片，其中所述状态包括以下任何一项：

应用于所述核心逻辑的输入信息；

由所述核心逻辑生成的输出信息；

所述核心逻辑内的状态信息。