[发明专利]用于包括多个半导体芯片的封装中的系统的调试架构

说明书

描述了一种方法。该方法包括：在同一封装内的多个逻辑芯片中的每一者中保持同步的计数值。该方法包括：将该计数值与多个逻辑芯片中的每一者中的相同的被查找计数值进行比较。该方法包括：响应于多个逻辑芯片中的每一者在同一周期内辨识出该计数值已达到该相同的被查找计数值，多个逻辑芯片中的每一者在其相应的本地存储器中记录它的至少一些状态信息。

技术领域

本发明领域总地涉及计算科学，更具体地涉及一种用于包括多个半导体芯片的封装中的系统的调试架构。

背景技术

计算机系统设计者越来越多地寻求将大量功能打包到单一封装中的途径。一种方法是在单个半导体芯片封装内建立包括多个半导体芯片的整个系统。采用这种方法时出现的挑战是与调试封装内的系统有关的困难。

附图说明

在附图的图示中以举例而非限制的方式阐明本发明，在附图中，类似的附图标记表示类似的元件，其中：

图1示出了包括单个封装内的多个半导体芯片的系统；

图2示出了具有跟踪电路的半导体芯片；

图3示出了用于跟踪包括单个封装内的多个半导体芯片的系统的方法；

图4是示例性计算机架构的框图；

图5是根据一些实施例的第一更具体的示例性系统的框图；

图6是根据一些实施例的第二更具体的示例性系统的框图；

图7是根据一些实施例的片上系统（SoC）的框图；

图8是根据一些实施例的对比使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

半导体芯片是同时执行大量相互依赖的复杂操作（例如，计算、信息操纵等）的逻辑电路的复杂布置。为了验证半导体芯片是按照设计的操作方式进行操作的，半导体芯片的逻辑设计者在芯片中加入了“跟踪”电路，该跟踪电路实时监测并记录芯片的操作。利用这样的跟踪电路，工程师们既能验证芯片的实际操作，又能在芯片操作不正确时对芯片进行调试。

在高层次上，半导体芯片的设计可以被看作是逻辑元件和状态元件的组合。逻辑元件（例如，通过定制设计的逻辑电路实现）对信息执行复杂的操作。相比之下，状态元件（例如，寄存器、便签存储器、高速缓存等）既保存由逻辑元件处理的输入信息，又保存由逻辑元件响应于输入信息而生成的输出信息。通常，状态元件从前面的逻辑元件接收到的输出信息会变成该状态元件提供给后面的逻辑元件的输入信息。

因此，半导体芯片的设计可以被看作是相互连接的逻辑元件的复杂网络，其中状态元件沿着逻辑元件之间的连接设置。在半导体芯片的运行时间内，状态元件不断地接收和转发信息，这些信息又对应于通过半导体芯片的处理信息流。

跟踪电路旨在通过在芯片的操作过程中的关键时刻记录状态元件的内容来捕获这种流。这里，例如，内置在半导体芯片内的全局计数器随着芯片的主时钟的每一次滴答而增加。跟踪电路被编程（例如，由调试工程师编程）为记录特定状态元件在芯片的特定时钟周期中的信息（“状态”）。

在运行时间期间，当到达某些状态元件的信息要被记录的时钟周期时，状态元件中的信息被倾倒到或以其他方式写入存储器。因此，在某些关键时刻，芯片在其中的关键节点处的状态信息被记录并被保存。调试工程师随后可以访问和分析所记录的信息，以再现或以其他方式研究芯片的实际执行情况，并验证芯片是否按照预期进行操作。

各种计算系统处理能力产品被实现为单个封装内的多个半导体芯片。这里，封装产品作为单个装置出售，其功能特性和I/O是在封装层面定义的。然而，在封装内部，有多个半导体芯片，它们相互协调操作，以实现封装作为整体的总体功能。