[发明专利]利用NAND缓冲器进行无DRAM的多级单元编程

说明书

可以通过内部缓冲器重复使用来对多级单元(MLC)非易失性(NV)介质进行编程，以减少对外部缓冲的需要。内部缓冲器与要编程的NV介质位于同一管芯上，并且与易失性存储器一起用于存储要编程的数据。内部缓冲器对用于NV介质的数据进行读取和编程。对NV介质进行编程包括将第一部分页暂存在缓冲器中用于编程，将第二部分页从NV介质读取到易失性存储器，将第二部分页存储在缓冲器中，以及使用第一部分页和第二部分页对NV介质进行编程。

技术领域

描述一般地涉及非易失性存储器，更具体地涉及对多级单元非易失性存储器进行编程。

背景技术

非易失性存储装置或非易失性存储器用于计算设备和游戏系统中的大容量存储。非易失性存储装置是指即使存储器的电力中断，也能保持确定状态的存储装置。设备的存储空间随着需求的增加而不断增加。在多级单元取代单级单元(SLC)的情况下，通过增加数据密度来实现容量的增加。多级单元可以包括每单元2位、3位、4位、甚至5位。

多级单元的编程比SLC慢。通常由易失性存储器辅助对多级单元进行编程。然而，添加用于对非易失性存储设备进行编程的易失性存储器设备会增加非易失性存储设备的成本。例如，QLC(四级单元)编程涉及对四页数据进行编程，这些数据传统上被缓存在DRAM(动态随机存取存储器)设备中，对于2TB(太字节)驱动器而言，该DRAM设备可能高达4MB(兆字节)。

存在用于三级单元(TLC)的无DRAM存储设备，该存储设备具有大约256KB(千字节)到384KB的管芯上易失性缓冲器。然而，QLC设备需要明显更大的易失性缓冲器，以使用易失性缓冲器来进行编程，这将需要大约1-4MB的存储器。就成本和管芯面积而言，包括1-4MB的易失性存储器是令人望而却步的。

作为在非易失性管芯上提供缓冲器的替代方案，系统可以利用系统主存储器中的存储器空间作为编程数据缓存。使用系统存储器作为数据缓存需要通过主机存储器总线对缓存进行访问，这将涉及共享主机带宽的显著的性能损失。另外，使用主机存储器总线对垃圾收集例程进行编程是不可行的，因为在执行垃圾收集的时间期间，通信总线将转换到低功率状态。对于容量不断增加的非易失性设备，无论是使用高容量的管芯上易失性存储装置还是使用主机存储器总线来访问主存储器，都不是可扩展的解决方案。

附图说明

以下描述包括对具有通过实施方式的示例方式给出的图示的附图的讨论。应通过示例方式而非限制方式来理解附图。如本文中所使用的，对一个或多个示例的引用应理解为描述本发明的至少一种实施方式中包括的特定特征、结构、或特性。本文中出现的诸如“在一个示例中”或“在替代示例中”的短语提供了本发明的实施方式的示例，并且不一定都是指同一实施方式。但是，它们也不一定相互排斥。

图1是具有固态驱动器的系统的示例的框图。

图2是具有多阶段程序的非易失性管芯的示例的框图。

图3是具有SLC和QLC存储装置的非易失性管芯的示例的框图。

图4是用于多级单元非易失性存储器的多阶段编程操作的示例的泳道图。

图5是用于对多级单元非易失性存储器进行编程的过程的示例的流程图。

图6A是具有固态驱动器(SSD)的硬件视图的系统的示例的框图，其中SSD具有非易失性阵列，非易失性阵列具有用于多阶段编程操作的内部缓冲器。

图6B是具有固态驱动器(SSD)的系统的逻辑视图的示例的框图，其中SSD具有非易失性阵列，非易失性阵列具有用于多阶段编程操作的内部缓冲器。

图7是其中可以实现具有用于多阶段编程操作的内部缓冲器的非易失性阵列的计算系统的示例的框图。

图8是其中可以实现具有用于多阶段编程操作的内部缓冲器的非易失性阵列的移动设备的示例的框图。