[发明专利]半导体存储装置及其制备方法

权利要求书

1.一种半导体存储装置的制备方法，其特征在于，包括以下步骤：

提供衬底，所述衬底的上表面形成有导电结构层；

图形化所述导电结构层，从而形成第一导电结构，所述第一导电结构包括第一图案结构，所述第一图案结构沿第一方向延伸，在第二方向上具有第一宽度，且所述第二方向垂直于所述第一方向，所述第一图案结构还包括设置在第一方向上的末端导电结构，所述末端导电结构包括沿所述第一方向依次设置的内侧加宽部以及外侧加宽部，所述外侧加宽部用于沿第三方向延伸所述第一图案结构，所述内侧加宽部用于沿第四方向延伸所述第一图案结构，且所述第三方向和第四方向均非平行于所述第一方向。

2.根据权利要求1所述的制备方法，其特征在于，所述外侧加宽部的最大宽度与所述内侧加宽部的最大宽度不同，且均大于所述第一宽度，且所述内侧加宽部的最大宽度是第一宽度的1.5至2倍宽。

3.根据权利要求1所述的制备方法，其特征在于，图形化所述导电结构层，从而形成第一导电结构前，还包括以下步骤：

沿垂直所述衬底上表面的方向，向下刻蚀所述导电结构层的第一侧表面，使所述导电结构层的第一侧表面形成梳状结构，且所述梳状结构的各个齿沿第一方向延伸，且所述衬底外露于所述梳状结构；

在所述衬底上表面形成介电层，所述介电层至少位于所述梳状结构的相邻两齿之间，且所述介电层的上表面与所述导电结构层的上表面齐平。

4.根据权利要求3所述的制备方法，其特征在于，图形化所述导电结构层，从而形成第一导电结构包括以下步骤：

在所述梳状结构的上表面形成掩膜层，并图形化所述掩膜层，使所述梳状结构和所述介电层部分外露；

沿垂直所述衬底上表面的方向，向下刻蚀所述梳状结构，从而在所述衬底表面形成第一导电结构。

5.根据权利要求4所述的制备方法，其特征在于，在所述梳状结构的上表面形成掩膜层至少包括如下步骤：

使用自对准双重成像刻蚀法，在所述梳状结构以及所述介电层上表面形成第一图形掩膜；

在所述第一图形掩膜上表面，堆叠形成第二图形掩膜，所述第二图形掩膜还部分位于所述介电层以及所述梳状结构的上表面，从而构成所述掩膜层。

6.根据权利要求5所述的制备方法，其特征在于，使用自对准双重成像刻蚀法，在所述梳状结构上表面形成第一图形掩膜至少包括如下步骤：

在所述梳状结构上表面形成线状牺牲层，所述线状牺牲层沿所述第一方向延伸，且所述线状牺牲层至少部分位于所述导电结构层的梳状结构的单个齿的上表面，以及至少部分位于所述介电层的上表面，且所述线状牺牲层沿所述第一方向的第一端设置有延伸部，所述延伸部的延伸方向为所述第四方向；

在所述线状牺牲层的上表面以及侧壁表面形成隔断层，且相邻两牺牲层侧壁表面设置的隔断层在所述延伸部的区域交汇；

去除所述线状牺牲层上表面的隔断层以及所述线状牺牲层，形成所述第一图形掩膜。

7.根据权利要求5所述的制备方法，其特征在于，在所述第一图形掩膜上表面，堆叠形成所述第二图形掩膜时，所述第二图形掩膜至少部分覆盖所述梳状结构在所述第一方向上的第一端。

8.根据权利要求5所述的制备方法，其特征在于，外露于所述第一图形掩膜的梳状结构的宽度小于所述齿的宽度的二分之一。