[发明专利]一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法在审
申请号: | 202111361183.6 | 申请日: | 2021-11-17 |
公开(公告)号: | CN114171392A | 公开(公告)日: | 2022-03-11 |
发明(设计)人: | 戴伦;程智轩;贾雄辉 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L21/34 | 分类号: | H01L21/34;H01L21/02;C23C14/04;C23C14/18;C23C14/30;C23C14/35;C23C16/04;C23C16/30;C23C16/40;C23C16/455;C23C28/00 |
代理公司: | 北京万象新悦知识产权代理有限公司 11360 | 代理人: | 李稚婷 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 制备 大面积 性能 二维 碲化钼 场效应 晶体管 阵列 方法 | ||
1.一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法,包括以下步骤:
1)在衬底上生长一层1-30nm厚的半导体相碲化钼薄膜;
2)通过光刻、显影、刻蚀的方法图案化半导体相碲化钼薄膜,然后磁控溅射一层1-30nm厚的钨薄膜,剥离光刻胶后得到金属钨和半导体相碲化钼彼此相间的薄膜;
3)以碲单质为碲源,通过化学气相沉积法使步骤2)沉积的钨薄膜与碲反应生成半金属相碲化钨薄膜,从而在衬底上形成半金属相碲化钨和半导体相碲化钼彼此相间的薄膜;
4)通过光刻、显影和刻蚀的方法图案化步骤3)所形成的半金属相碲化钨和半导体相碲化钼彼此相间的薄膜,得到分立的以二维碲化钼为沟道、以二维碲化钨为电极的器件阵列;
5)通过原子层沉积技术在器件阵列上生长一层10-50nm厚的氧化铪薄膜,在形成电介质层的同时实现对二维碲化钼沟道的n型掺杂;
6)通过光刻和电子束蒸发或热蒸发的方法在氧化铪薄膜上制备图案化的顶栅金属电极,即获得大面积高性能n型二维碲化钼场效应晶体管阵列。
2.如权利要求1所述的方法,其特征在于,步骤1)中所述衬底为硅/氧化硅衬底或者绝缘衬底。
3.如权利要求1所述的方法,其特征在于,步骤1)在衬底上生长半导体相碲化钼薄膜的方法是:1a)在衬底上通过磁控溅射或电子束蒸发的方法制备一层钼薄膜;1b)以碲单质为碲源,通过化学气相沉积法使所述钼薄膜与碲反应,在衬底上生长大面积半导体相碲化钼薄膜。
4.如权利要求3所述的方法,其特征在于,步骤1b)在管式炉中进行,将步骤1a)得到的样品和适量碲粉末放入石英舟中,再将石英舟推至管式炉内进行化学气相沉积。
5.如权利要求3所述的方法,其特征在于,步骤1b)中进行化学气相沉积的温度控制在580~650℃,时间为1~4h,得到半导体相碲化钼薄膜。
6.如权利要求1所述的方法,其特征在于,步骤3)在管式炉中进行,将步骤2)得到的样品和适量碲粉末放入石英舟中,再将石英舟推至管式炉内进行化学气相沉积。
7.如权利要求1所述的方法,其特征在于,步骤3)进行化学气相沉积的温度控制在500~700℃,时间在0.5h以上,得到半金属相碲化钨薄膜。
8.如权利要求1所述的方法,其特征在于,步骤2)和步骤4)中刻蚀的方法为反应离子刻蚀或电感耦合等离子体刻蚀。
9.如权利要求1所述的方法,其特征在于,步骤5)进行原子层沉积的前驱体为四(二甲氨基)铪和水,反应温度为90-250℃。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111361183.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造