[发明专利]一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法

说明书

本发明公开了一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法。该方法先在衬底上生长半导体相碲化钼薄膜，再图案化半导体相碲化钼薄膜并生长钨薄膜，得到金属钨和半导体相碲化钼相间的薄膜，继而通过化学气相沉积法使钨薄膜变为半金属相碲化钨薄膜；再次图案化后得到分立的以半导体相碲化钼为沟道、以半金属相碲化钨为电极的器件阵列；最后通过原子层沉积氧化铪薄膜对器件实现n型掺杂，并制备图案化的顶栅金属电极，获得大面积高性能n型二维碲化钼场效应晶体管阵列。该方法对二维碲化钼n型掺杂效果理想，掺杂程度可调，同时所制备的器件源漏电极接触电阻低，提高了器件性能，为二维半导体材料在集成电路等领域的应用提供了基础。

技术领域

本发明涉及对二维材料进行n型掺杂、低接触电阻源漏电极制备及大面积场效应晶体管器件制备，具体涉及一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法及应用。

背景技术

随着集成电路的发展，传统的硅基晶体管尺寸越来越小，已经接近其量子极限与热力学极限，需要新的材料来延续摩尔定律。二维半导体材料由于其厚度缩小到只有一个或几个原子层厚度尺度，可以使短沟道效应出现的特征沟道长度进一步缩小。作为一种常见的二维材料，碲化钼材料在空气中表现为p型且易于大面积制备，同时易与金属相二维材料如半金属相碲化钼或碲化钨形成面内异质结构，从而有效降低接触电阻。但是，为了在逻辑电路中得以广泛应用，还需要制备大面积n型碲化钼场效应晶体管阵列。现有文献报道的对碲化钼进行n型掺杂的方法主要包括化学掺杂、原子层沉积氧化铝等，但是这些文献报道通常仅限于制备单个器件，且掺杂效果尚不够理想。因此，发明一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法极为重要。

发明内容

针对以上现有技术存在的问题，本发明提出一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法。

本发明的制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法，包括以下步骤：

1)在衬底上生长一层1-30nm厚的半导体相碲化钼薄膜；

2)通过光刻、显影、刻蚀的方法图案化半导体相碲化钼薄膜，然后磁控溅射一层1-30nm厚的钨薄膜，剥离光刻胶后得到金属钨和半导体相碲化钼彼此相间的薄膜；

3)以碲单质为碲源，通过化学气相沉积法生长半金属相碲化钨薄膜(该过程中，步骤2)沉积的钨薄膜与碲反应生成半金属相碲化钨薄膜)，从而在衬底上形成半金属相碲化钨和半导体相碲化钼相间的薄膜；

4)通过光刻、显影和刻蚀的方法图案化步骤3)所形成的半金属相碲化钨和半导体相碲化钼相间的薄膜，得到分立的以二维碲化钼为沟道、以二维碲化钨为电极的器件阵列；

5)通过原子层沉积技术在器件阵列上生长一层10-50nm厚的氧化铪薄膜，在形成电介质层的同时实现对二维碲化钼沟道的n型掺杂；

6)通过光刻和电子束蒸发(或热蒸发)的方法制备图案化的顶栅金属电极，即可获得大面积高性能n型二维碲化钼场效应晶体管阵列。

上述步骤1)中，所述衬底通常是硅/氧化硅衬底，或者是绝缘衬底。

上述步骤1)中，优选的，生长半导体相碲化钼薄膜的方法可以是：1a)在衬底上通过磁控溅射或电子束蒸发的方法制备一层钼薄膜；1b)以碲单质为碲源，通过化学气相沉积法使所述钼薄膜与碲反应，在衬底上生长大面积半导体相碲化钼薄膜。

上述步骤1b)和步骤3)通常在常压管式炉中进行，将前一步骤处理后的样品和适量碲粉末放入石英舟中，再将石英舟推至管式炉内进行化学气相沉积，碲粉末在样品上流。

上述步骤1b)中进行化学气相沉积的温度控制在580～650℃，时间为1～4h，得到半导体相碲化钼薄膜。

上述步骤3)进行化学气相沉积的温度控制在500～700℃，时间在0.5h以上，得到半金属相碲化钨薄膜。