[发明专利]用于先进集成电路结构制造的通过自底向上填充金属化而图案化的金属线在审
申请号: | 202111373889.4 | 申请日: | 2021-11-19 |
公开(公告)号: | CN114649297A | 公开(公告)日: | 2022-06-21 |
发明(设计)人: | R·V·谢比亚姆;C·T·卡弗;K·L·林;M·科布林斯基 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/522 | 分类号: | H01L23/522;H01L23/528;H01L23/532;H01L21/768 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 先进 集成电路 结构 制造 通过 向上 填充 金属化 图案 金属线 | ||
1.一种集成电路结构,包括:
在衬底上方的多条导电互连线,所述导电互连线中的各条导电互连线具有顶部和侧壁;以及
在所述导电互连线中的所述各条导电互连线的所述顶部上并且沿着所述导电互连线中的所述各条导电互连线的整个所述侧壁的蚀刻停止层。
2.根据权利要求1所述的集成电路结构,其中,所述导电互连线中的所述各条导电互连线包括在晶种层上的导电填充层。
3.根据权利要求2所述的集成电路结构,其中,所述导电填充层包括选自由Cu、Ni、Co、Ru、Pt和Ir组成的组中的金属。
4.根据权利要求2或3所述的集成电路结构,其中,所述晶种层包括氮化钛和钌。
5.根据权利要求2或3所述的集成电路结构,其中,所述晶种层包括钽和铜。
6.根据权利要求1、2或3所述的集成电路结构,还包括:
在所述导电互连线中的所述各条导电互连线中的相邻导电互连线之间的层间电介质(ILD)材料,所述ILD材料与所述蚀刻停止层的沿着所述导电互连线中的所述各条导电互连线的整个所述侧壁的部分横向相邻并且与所述部分接触。
7.根据权利要求1、2或3所述的集成电路结构,还包括:
在所述导电互连线中的所述各条导电互连线中的相邻导电互连线之间的气隙,所述气隙与所述蚀刻停止层的沿着所述导电互连线中的所述各条导电互连线的整个所述侧壁的部分横向相邻。
8.根据权利要求1、2或3所述的集成电路结构,还包括:
层间电介质(ILD)层,所述层间电介质层在所述蚀刻停止层的沿着所述导电互连线中的所述各条导电互连线的顶表面的部分上并且与所述部分接触。
9.根据权利要求8所述的集成电路结构,还包括:
在穿过所述ILD层并且穿过所述蚀刻停止层的开口中的导电过孔,所述导电过孔与所述导电互连线中的所述各条导电互连线中的一条导电互连线接触。
10.一种制造集成电路结构的方法,所述方法包括:
在衬底上方形成晶种层;
在所述晶种层上形成牺牲材料结构的图案;
在所述晶种层上并且在所述牺牲材料结构之间形成导电填充层;
去除所述牺牲材料结构的图案;
使用所述导电填充层作为掩模对所述晶种层进行图案化;以及
在所述导电填充层和图案化的所述晶种层之上并且沿着所述导电填充层和图案化的所述晶种层的侧壁形成蚀刻停止层。
11.根据权利要求10所述的方法,其中,所述导电填充层包括选自由Cu、Ni、Co、Ru、Pt和Ir组成的组中的金属。
12.根据权利要求10或11所述的方法,其中,所述晶种层包括氮化钛和钌。
13.根据权利要求10或11所述的方法,其中,所述晶种层包括钽和铜。
14.根据权利要求10或11所述的方法,还包括:
形成层间电介质(ILD)材料,所述层间电介质材料与所述蚀刻停止层的沿着所述导电填充层和图案化的所述晶种层的所述侧壁的部分横向相邻并且与所述部分接触。
15.根据权利要求10或11所述的方法,还包括:
形成层间电介质(ILD)层,所述层间电介质层在所述蚀刻停止层的沿着所述导电填充层的顶表面的部分上并且与所述部分接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111373889.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电动工具
- 下一篇:集成电路设备的浸没冷却