[发明专利]NAND Flash叠层结构栅极制造方法

说明书

本发明公开了一种NAND Flash叠层结构栅极制造方法，包括：第一次生长控制栅多晶硅之后，沉积氧化硅；光刻曝光选择栅极和外围栅极区域需移除层间介质层的区域；层间介质层刻蚀，去除选择栅极和外围栅极顶部曝开区域的氧化硅层、第一次生长的控制栅多晶硅和层间介质层，直至浮栅多晶硅；第二次生长控制栅多晶硅，第二次生长后的控制栅多晶硅底面至少与所述氧化硅层顶面持平；去除高于氧化硅层的第二次生长后的控制栅多晶硅；去除全部氧化硅；第三次生长控制栅多晶硅，使最终控制栅多晶硅的总厚度为设计厚度。采用本发明的工艺方法选择栅极和外围栅极的多晶硅表面不再有明显的凹凸不平的情况，从而可以显著增加后续的工艺窗口，并增加整个工艺流程的窗口。

技术领域

本发明涉及集成电路制造领域，特别是涉及一种NAND Flash叠层结构栅极制造方法。

背景技术

随着移动终端的大量普及，存储器市场需求得到大幅度提升。NAND Flash以其大容量大、体积小、写入和擦除的速度极快等优点，在目前的存储器市场占据着越来越重要的地位。

在NAND Flash中，采用叠层结构的栅极。其中，栅极从下往上的膜层依次为浮栅多晶硅，层间介质层(为氧化硅，氮化硅，氧化硅结构)以及控制栅多晶硅。现有技术NANDFlash膜层具体工艺过程如图1～图6所示，包括：

1、在浮栅多晶硅形成之后，进行层间介质层的沉积，参考图1所示；

2、进行第一次生长的控制栅多晶硅的生长，参考图2所示；

3、进行光刻将选择栅极和外围栅极中需要移除层间介质层的区域显开参考图3所示；继而进行第一次生长的控制栅多晶硅以及层间介质层的刻蚀，并产生部分浮栅多晶硅的损耗，参考图4所示；

4、针对刻蚀后的膜层进行灰化工艺，形成结构参考图5所示；

5、进行第二次生长后的控制栅多晶硅的生长，形成结构参考图6所示。

在经过以上工艺制程之后，由于层间介质层刻蚀之后，刻开区域的膜层厚度明显低于未刻开区域。因此，后续在进行第二次生长后的控制栅多晶硅生长时，选择栅极和外围栅极的表面都有明显的凹凸不平的情况。这种表面形貌会削弱后续工艺的工艺窗口。如果能够改善该问题则将显著增加后续工艺，以及整个工艺流程的窗口。

发明内容

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种能避免选择栅极和外围栅极多晶硅顶部凹凸不平形貌，增大后续工艺窗口的NAND Flash叠层结构栅极制造方法。

为解决上述技术问题，本发明提供的NAND Flash叠层结构栅极制造方法，包括以下步骤：

S1，按现有工艺第一次生长控制栅多晶硅之后，沉积氧化硅；

S2，光刻曝光选择栅极和外围栅极图形顶部需要将层间介质层刻蚀掉的区域；

S3，进行层间介质层刻蚀，去除选择栅极以及外围栅极顶部光刻曝开区域的的氧化硅层，第一次生长的控制栅多晶硅，层间介质层直至浮栅多晶硅；

S4，第二次生长控制栅多晶硅，第二次生长后的控制栅多晶硅底面至少与所述氧化硅层顶面持平；

S5，化学机械研磨，去除高于氧化硅层的第二次生长后的控制栅多晶硅；

S6，去除全部氧化硅；

S7，第三次生长控制栅多晶硅，使最终控制栅多晶硅的总厚度为设计厚度。