[发明专利]使用写入历史缓冲器来降低写入干扰刷新速率

权利要求书

1.一种存储器设备，包括：

交叉点存储器阵列；

与所述交叉点存储器阵列耦合的硬件逻辑，所述硬件逻辑用于：

接收对一个地址的多个写入命令，

向所述交叉点存储器阵列发送所述写入命令中的第一写入命令并且启动定时器，

将在所述写入命令中的第一写入命令之后且在所述定时器期满之前接收的、对所述地址的后续写入命令保持在缓冲器中，

在所述定时器期满之后，向所述交叉点存储器阵列发送所述后续写入命令中的最近的写入命令。

2.根据权利要求1所述的存储器设备，其中：

所述硬件逻辑用于：

响应于调度将所述写入命令中的第一写入命令发送到所述交叉点存储器：

将所述写入命令中的第一写入命令的命令数据和写入数据存储在所述缓冲器中，并且

将所述地址存储在地址内容可寻址存储器CAM中。

3.根据权利要求1所述的存储器设备，其中：

用于将所述后续写入命令存储在所述缓冲器中的所述硬件逻辑用于：

对于在所述定时器期满之前接收的、对所述地址的所述后续写入命令中的每一个：

使用所述后续写入命令的写入数据来覆写所述缓冲器中与所述地址相对应的写入数据，并且

向命令管道发送信号以丢弃所述后续写入命令。

4.根据权利要求1至3中的任一项所述的存储器设备，其中：

所述硬件逻辑用于：

对于接收到的所述多个写入命令中的每一个：

确定对所述地址的在先写入命令是否被存储在所述缓冲器中。

5.根据权利要求4所述的存储器设备，其中，用于确定对所述地址的在先写入命令是否被存储在所述缓冲器中的所述硬件逻辑包括：

地址内容可寻址存储器CAM，所述地址CAM用于接收所述地址，并且输出信号以指示匹配地址是否被存储在所述地址CAM中。

6.根据权利要求5所述的存储器设备，其中：

所述硬件逻辑用于：

对于接收到的所述多个写入命令中的每一个：

如果所述匹配地址未被存储在所述地址CAM中，则向所述交叉点存储器阵列发送所述写入命令，并且启动与所述地址相对应的定时器。

7.根据权利要求1至3中的任一项所述的存储器设备，其中：

所述硬件逻辑包括：

用于所述缓冲器中的每个条目的定时器，所述定时器能够响应于将写入命令调度到所述交叉点存储器阵列而启动。

8.根据权利要求1至3中的任一项所述的存储器设备，其中：

所述硬件逻辑用于：

接收对所述地址的读取命令；

确定所述地址是否被存储在所述缓冲器中；

如果所述地址被存储在所述缓冲器中，则从所述缓冲器中取回读取数据；以及

如果所述地址未被存储在所述缓冲器中，则向所述交叉点存储器发送所述读取命令。

9.根据权利要求8所述的存储器设备，其中：

用于确定所述地址是否被存储在所述缓冲器中的所述硬件逻辑包括：

地址内容可寻址存储器CAM，所述地址CAM用于接收所述地址，并且输出信号以指示匹配地址是否被存储在所述地址CAM中。

10.根据权利要求1至3中的任一项所述的存储器设备，还包括：

所述缓冲器，所述缓冲器包括用于存储命令的寄存器文件和用于存储与所述命令相对应的写入数据的第二寄存器文件。