[发明专利]用于纳米线晶体管的局部化间隔体及制造方法

说明书

一种晶体管包括在第二沟道层上方的第一沟道层、耦合到第一沟道层和第二沟道层的第一端的外延源极结构、以及耦合到第一沟道层和第二沟道层的第二端的外延漏极结构。晶体管包括在外延源极结构与外延漏极结构之间的栅极，其中，栅极在第一沟道层之上并且在第一沟道层与第二沟道层之间。晶体管包括第一材料的第一间隔体，在第一沟道层和第二沟道层之间。第一间隔体具有在栅极与外延源极结构之间以及在栅极与外延漏极结构之间的至少一个凸面侧壁。晶体管还包括在第一沟道层之上的具有基本上垂直的侧壁的第二间隔体，该第二间隔体具有第二材料。

背景技术

过去几十年来，集成电路中特征的不断缩小一直是日益增长的半导体工业背后的驱动力。缩小到越来越小的特征实现了功能单元在半导体芯片的有限基板面积(realestate)上增大的密度。例如，当诸如关断状态泄漏、亚阈值斜率或栅极控制之类的设备度量指标受到不利影响时，对包括硅沟道的这种晶体管的缩小变得更有挑战性。基于硅纳米线的晶体管提供了一种途径来缩小基于硅的晶体管的尺寸，同时改善了栅极控制并减轻了诸如关断状态漏电流之类的问题。虽然间距缩小可以增大晶体管密度，但是晶体管之间的间隔可以阻碍对纳米线沟道之间的电介质间隔体的集成。电介质间隔体对于防止栅极与源极或漏极之间的短路是必要的。因此，需要在纳米线晶体管中的间隔体形成的领域中进行开发。

附图说明

在附图中通过示例而非限制的方式示出了本文所述的材料。为了示出的简单和清楚，图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其他元件被夸大。而且，为了讨论的清楚，各种物理特征可以以它们的简化的“理想”形式和几何形状来进行表示，但是仍然应当理解，实际的实施方式可以仅近似于所示出的理想情况。例如，在不考虑由纳米制造技术所形成结构的有限粗糙度、圆角和不完美角交叉特性的情况下，可以绘制平滑表面和直角交叉。此外，在认为适当的情况下，在各个图中重复附图标记以指示对应或类似的元件。

图1A是根据本公开内容的实施例的包括形成在衬底之上的多条纳米线的晶体管的截面图。

图1B是具有不同曲率大小的相对表面的间隔体的截面图。

图1C是图1A的结构的一部分的实施例的放大截面图。

图1D是图1A中的间隔体的一部分的平面图。

图1E是图1A中的结构沿线A-A’截取的截面图。

图1F是一对晶体管的截面图。

图2A是根据本公开内容的实施例的包括多条纳米线的晶体管的截面图。

图2B是一对晶体管的截面图。

图3是根据本公开内容的实施例的制造例如图1A中所示的纳米线晶体管的方法。

图4A是根据本公开内容的实施例的用于制造纳米线晶体管设备的材料层叠置体的截面图，其中材料层叠置体包括多个双层，其中双层中的每个双层包括在单晶硅层上的牺牲层。

图4B是通过图案化材料层叠置体而形成的块的截面图。

图4C是在形成虚设栅极结构之后的等距图，其中，虚设栅极结构形成在块的第一部分上。

图4D是在形成与虚设栅极结构相邻的电介质间隔体之后的图4C中的结构的等距图。

图4E示出了在蚀刻材料层叠置体的未被间隔体或虚设栅极结构覆盖的部分的工艺之后的图4D的结构。

图5示出了横向间隔开的多个虚设栅极结构的截面图。

图6A示出了在去除多个双层中与单晶硅层相邻的牺牲层的工艺之后的图4E的结构。

图6B是图6A的结构的一部分沿线A-A’的截面图。

图6C是示出了侧壁表面上的蚀刻效果的图6B的结构的一部分的放大截面图。