[发明专利]RAM的读写控制方法在审
申请号: | 202111386213.9 | 申请日: | 2021-11-22 |
公开(公告)号: | CN114265796A | 公开(公告)日: | 2022-04-01 |
发明(设计)人: | 赵强 | 申请(专利权)人: | 四川和芯微电子股份有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 610041 四川省成都市高新区*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | ram 读写 控制 方法 | ||
本发明公开了一种RAM的读写控制方法,其包括如下步骤:a.外部数据输入RAM控制顶层的输入模块,获取输入数据的位宽信息;b.根据RAM的位宽信息配置输入模块中输入数据的位宽比与RAM控制顶层的输出模块中输出数据的位宽比;c.产生RAM写使能信号与写地址信息,根据输入模块中的输入数据的位宽比将外部数据写入RAM内;d.产生RAM读使能信号与读地址信息,根据输出模块中的输出数据的位宽比从RAM中将数据读出至输出模块。本发明的RAM的读写控制方法减少了开发人员的重复性工作,且可适用于同一个项目中不同的模块以及不同的项目模块,提高了通用性。
技术领域
本发明涉及数据缓存交互领域,更具体地涉及一种RAM的读写控制方法。
背景技术
随机存取存储器(英语:Random Access Memory,缩写:RAM),也叫主存,是与CPU直接交换数据的内部存储器。它可以随时读写,而且速度很快,通常作为操作系统或其他正在运行中的程序的临时数据存储介质。RAM工作时可以随时从任何一个指定的地址写入或读出数据。其在计算机和数字系统中用来暂时存储程序、数据和中间结果;因此,RAM在各数据缓存交互领域被广泛应用。比如在某项目中,涉及到数据缓存、DMA操作、数据流交互等功能,其中RAM位宽为64bit,A模块数据位宽为32bit,B模块数据位宽为16bit;A模块部分由于数据位宽与RAM位宽是两倍关系,通过时钟二分频信号对读写使能控制以及数据位宽转换;B模块部分由于数据位宽与RAM位宽是四倍关系,通过计数方式进行读写使能控制以及数据位宽转换。
但在上述所使用的RAM控制方中,在同一个项目中,当有多个模块需要对RAM进行访问时,由于各个模块的数据位宽以及读写使能各不相同,就需要多次编写读写控制逻辑;当开发新项目时,模块之间又发生了变化,控制逻辑又要重新进项编写;因此不仅限制了使用的灵活性与应用范围,同时还给开发人员带来了很多重复性工作,降低了工作效率。
因此,有必要提供一种改进的RAM的读写控制方法来克服上述缺陷。
发明内容
本发明的目的是提供一种RAM的读写控制方法,本发明的RAM的读写控制方法减少了开发人员的重复性工作,且可适用于同一个项目中不同的模块以及不同的项目模块,提高了通用性。
为实现上述目的,本发明提供了一种RAM的读写控制方法,其包括如下步骤:
a.外部数据输入RAM控制顶层的输入模块,获取输入数据的位宽信息;
b.根据RAM的位宽信息配置输入模块中输入数据的位宽比与RAM控制顶层的输出模块中输出数据的位宽比;
c.产生RAM写使能信号与写地址信息,根据输入模块中的输入数据的位宽比将外部数据写入RAM内;
d.产生RAM读使能信号与读地址信息,根据输出模块中的输出数据的位宽比从RAM中将数据读出至输出模块。
较佳地,设定RAM的位宽为K,输入数据的位宽为A,输出数据的位宽为B,输入数据的位宽比为k1,输出数据的位宽比为k2,则满足:k1*A=K=k2*B,其中k1与k2为自然数。
较佳地,根据输入模块中的输入数据的位宽比将外部数据写入RAM内具体地为:计数器计数K1次,在输入所述输入模块的信号有效时,每计数一次且信号有效时,输入数据赋值给RAM,且每次赋值给RAM的位数为A。
较佳地,当输入信号有效时,计数器从0开始计算,输入数据按[A(k1-n)-1:A(k1-n-1)]的方式赋值给RAM],n为计数器当前的计数值,且0≤n<k1。
较佳地,计数器计数次数达到k1次且信号有效时,所述写地址加1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川和芯微电子股份有限公司,未经四川和芯微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111386213.9/2.html,转载请声明来源钻瓜专利网。