[发明专利]半导体装置

说明书

公开了半导体装置。所述半导体装置包括：有源区，在第一方向上延伸；多个沟道层，在有源区上；栅极结构，在第二方向上延伸；以及源区/漏区，设置在有源区上，并且连接到多个沟道层中的每个，其中，源区/漏区包括：第一外延层，具有下端部分和沿着多个沟道层的侧表面连续延伸的侧壁部分，并且第一外延层掺杂有第一杂质；以及第二外延层，在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于第二杂质在第一外延层的成分中将具有的扩散率。

本申请要求于2020年12月24日在韩国知识产权局提交的第10-2020-0183045号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本发明构思涉及半导体装置及其制造方法。

背景技术

随着对半导体装置的高性能、高速和/或多功能性的需求增加，半导体装置的集成度增加。另外，现在更经常需要半导体装置高速操作，有时需要与其它半导体装置同时高速操作。

最近，为了克服由于平面金属氧化物半导体FET(MOSFET)的尺寸的减少而导致的操作特性的限制，已经努力开发包括具有三维沟道的FinFET的半导体装置。

发明内容

本发明构思的一个方面在于提供具有改善的电特性的半导体装置。

本发明构思的一个方面在于提供制造具有改善的电特性的半导体装置的方法。

根据本发明构思的一个方面，一种半导体装置包括：有源区，设置在基底上并在第一方向上延伸；多个沟道层，设置在有源区上以在与基底的上表面垂直的竖直方向上彼此间隔开；栅极结构，设置在基底上，在第二方向上延伸，与多个沟道层交叉，并且围绕多个沟道层中的每个；以及源区/漏区，在栅极结构的至少一侧上设置在有源区上，并且连接到多个沟道层中的每个，其中，源区/漏区包括：第一外延层，具有下端部分和从下端部分沿着多个沟道层的侧表面连续延伸的侧壁部分，第一外延层掺杂有第一杂质；以及第二外延层，设置在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有与第一杂质不同的第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于第二杂质在第一外延层的成分中将具有的扩散率。

根据本发明构思的一个方面，一种半导体装置包括：有源区，设置在基底上并在第一方向上延伸；多个沟道层，设置在有源区上以在与基底的上表面垂直的竖直方向上彼此间隔开；栅极结构，设置在基底上，在第二方向上延伸，与多个沟道层交叉，并且围绕多个沟道层中的每个；以及源区/漏区，在栅极结构的相对侧上设置在有源区上并且连接到多个沟道层中的每个，其中，源区/漏区中的每个包括：第一外延层，具有下端部分和从下端部分沿着多个沟道层的侧表面连续延伸的侧壁部分，第一外延层包括掺杂有从砷(As)和锑(Sb)中选择的至少一种第一杂质的硅锗(SiGe)，以及第二外延层，设置在第一外延层上并且包括掺杂有作为第二杂质的磷(P)的硅(Si)。

根据本发明构思的一个方面，一种半导体装置包括：有源区，设置在基底上并在第一方向上延伸；多个沟道层，设置在有源区上以在与基底的上表面垂直的竖直方向上彼此间隔开；栅极结构，设置在基底上，在第二方向上延伸，与多个沟道层交叉，并且围绕多个沟道层中的每个；内部间隔层，设置在多个沟道层中的每个的下方并且设置在栅极结构的在第一方向上的相对侧上；源区/漏区，在栅极结构的相对侧上设置在有源区上，每个源区/漏区连接到多个沟道层中的成组的沟道层，其中，源区/漏区中的每个包括：第一外延层，具有侧壁部分和与侧壁部分连续形成的下端部分，其中，侧壁部分接触多个沟道层中的相应组的沟道层的侧表面，并且第一外延层掺杂有具有第一浓度的第一杂质；以及第二外延层，设置在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有与第一杂质不同的具有第二浓度的第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于由第二杂质被包括在所述第一外延层的所述成分中将产生的扩散率。