[发明专利]非易失性存储装置及其操作方法

说明书

本发明涉及一种非易失性存储装置及其操作方法，该操作方法包括：选取当前字线的目标物理页，以第一步长为递变量，以循环递变步骤向当前字线施加第一读电压，并记录目标物理页上所有存储单元的失败位计数值；确定目标物理页的最佳第一读电压，在最佳第一读电压下，目标物理页上所有存储单元的失败位计数值最小；以第二步长为递变量，以循环递变步骤向当前字线施加第二读电压，并记录当前字线的每个物理页的所有存储单元的失败位计数值，其中，第二步长小于第一步长；以及确定当前字线的每个物理页的最佳第二读电压，在最佳第二读电压下，当前字线的每个物理页的所有存储单元的失败位计数值最小。

技术领域

本发明涉及集成电路的制造领域，尤其涉及一种快速确定最佳读电压的非易失性存储装置及其操作方法。

背景技术

在非易失性存储装置中，随着存储在一个存储单元中的数据的比特率的增加，需要更精细地在存储单元中形成阈值电压分布。对于例如3D NAND闪存的非易失性存储器可以使用增量阶跃脉冲编程(ISPP)对数据进行编程，使存储单元被编程至一定的编程态所对应的阈值电压。在执行读取操作时，向所要读取的存储单元的字线上施加一个读取电压。随着技术的发展，存储单元中存储的数据位数逐渐增加，存储单元所被编程到的编程态的个数也随之增加，存储单元所处的编程态越高，其存储层存储的电荷数越多。然而，电荷随着放置时间或受其他因素的影响，会发生逐渐泄露的现象，从而造成阈值电压的漂移。当阈值电压发生漂移时，原来的读取电压就不合适了，需要寻找最佳的读取电压以获得最小的失败位计数(Fail Bit Count,FBC)，提高存储单元的有效利用率。然而，如果通过一一尝试的方法获得最佳读取电压，耗时长，导致测试工作效率低下，并且不能满足对读取时间的要求。

发明内容

本发明所要解决的技术问题是提供一种快速确定最佳读电压的非易失性存储装置及其操作方法。

本发明为解决上述技术问题而采用的技术方案是一种非易失性存储装置的操作方法，所述非易失性存储装置包括多条字线，每条字线对应于多个物理页，包括：选取当前字线的目标物理页，以第一步长为递变量，以第一初始读电压为第一读电压的初始值，以第一读电压阈值为所述第一读电压的终值，以循环递变步骤向所述当前字线施加所述第一读电压，并记录所述目标物理页上所有存储单元的失败位计数值；确定所述目标物理页的最佳第一读电压，在所述最佳第一读电压下，所述目标物理页上所有存储单元的失败位计数值最小；以第二步长为递变量，以所述最佳第一读电压为第二读电压的初始值，以第二读电压阈值为所述第二读电压的终值，以循环递变步骤向所述当前字线施加所述第二读电压，并记录所述当前字线的每个物理页的所有存储单元的失败位计数值，其中，所述第二步长小于所述第一步长；以及确定所述当前字线的每个物理页的最佳第二读电压，在所述最佳第二读电压下，所述当前字线的每个物理页的所有存储单元的失败位计数值最小。

在本发明的一实施例中，所述目标物理页对应多个读水平，多个所述最佳第一读电压与所述多个读水平一一对应。

在本发明的一实施例中，获得所述目标物理页的失败位计数值的步骤包括：从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在所述目标物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述目标物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。

在本发明的一实施例中，所述多个物理页中的每个物理页对应多个读水平，所述每个物理页包括多个所述最佳第二读电压，多个所述最佳第二读电压与所述多个读水平一一对应。

在本发明的一实施例中，获得每个所述物理页的失败位计数值的步骤包括：从所述多个读水平中选取一目标读水平，所述目标读水平位于第一编程态和第二编程态之间，在每个所述物理页中，获得处于第一编程态的存储单元的第一失败位计数值和处于第二编程态的存储单元的第二失败位计数值，所述物理页在所述目标读水平的失败位计数值等于所述第一失败位计数值和所述第二失败位计数值之和。