[发明专利]半导体器件及其制备方法

说明书

本发明涉及一种半导体器件及其制备方法，通过在漂移区的第一表层设置具有第一端和第二端的电阻结构，并将第一端与栅极区电连接，第二端与漏极区电连接，相当于在栅极区和漏极区之间并联了一个电阻，如此当半导体器件应用于半导体芯片时，则无需在半导体芯片内额外集成电阻，通过将电阻集成在半导体器件中，便于调整电阻阻值，且能够降低半导体芯片的制造成本。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件及其制备方法。

背景技术

通常，高压MOSFET在与控制芯片合封到一个塑封体内后，需在控制芯片内集成一个大电阻，以提供电流通路，进而给高压MOSFET提供门极驱动电压，使得高压MOSFET导通。

目前，控制芯片多在8寸及以上的晶圆厂生产，芯片单位面积制造成本高，且控制芯片内集成器件多，对电阻阻值的调整影响较大，因此在控制芯片内集成电阻的方案经济性和实用性都不高。

发明内容

基于此，有必要提供一种能够提高控制芯片经济型和实用性的半导体器件。

一种半导体器件，包括：

漂移区，具有第一导电类型；

体区，位于所述漂移区的第一表层且形成有沟道，所述体区具有第二导电类型，所述第二导电类型与所述第一导电类型相反；

栅极区，位于所述漂移区的第一表层并覆盖所述沟道，且延伸覆盖至所述体区的表面；

源极区，设置在所述体区远离所述漂移区的表面，并与所述栅极区相邻设置；

电阻结构，设置在所述漂移区的第一表层，包括相对的第一端和第二端，所述第一端与所述栅极区电连接；

漏极区，位于所述漂移区的第二表层，与所述第二端电连接，所述第二表层与所述第一表层相对设置。

在其中一个实施例中，所述电阻结构包括：

第一氧化层，位于所述漂移区的第一表层；

多晶硅条，位于所述第一氧化层远离所述漂移区的表面，所述多晶硅条的延伸方向上设置有第一接点和第二接点，所述第一接点作为所述第一端，所述第二接点作为所述第二端。

在其中一个实施例中，所述多晶硅条包括多条呈阵列排布的晶条，各所述晶条之间串联连接或并联连接。

在其中一个实施例中，所述第二接点位于所述多晶硅条的端部，所述电阻结构还包括：

绝缘层，覆盖在所述第一氧化层和所述多晶硅条远离所述漂移区的表面，且外露所述第二接点。

在其中一个实施例中，所述源极区与所述绝缘层相邻设置或所述绝缘层至少部分嵌入所述源极区。

在其中一个实施例中，所述电阻结构还包括：

导电层，覆盖所述第二接点，且与所述漏极区电连接。

在其中一个实施例中，所述体区包括：

掺杂阱，位于所述漂移区的第一表层且具有第二导电类型；

结终端延伸区，位于所述漂移区的第一表层且与所述掺杂阱交叠。

在其中一个实施例中，所述栅极区在平行于所述漂移区的方向至少部分内嵌于所述源极区。

一种半导体器件的制备方法，所述方法包括：

提供具有第一掺杂类型的衬底，并于所述衬底上形成漂移区，所述漂移区具有第一导电类型；

于所述漂移区的第一表层形成体区，所述体区具有第二导电类型，所述第二导电类型与所述第一导电类型相反；