[发明专利]AMR传感器开关芯片的时序控制电路架构及控制方法

权利要求书

1.一种AMR传感器开关芯片的时序控制电路架构，其特征在于，包括：快时钟电路(1)、慢时钟电路(2)、第一组合逻辑运算模块(3)和第二组合逻辑运算模块(4)；所述快时钟电路(1)的F_CLK输出端接所述第一组合逻辑运算模块(3)的CLK_1输入端和所述第二组合逻辑运算模块(4)的CLK输入端，所述快时钟电路(1)的EN输入端接所述第一组合逻辑运算模块(3)的EN输出端；所述慢时钟电路(2)的S_CLK输出端接所述第一组合逻辑运算模块(3)的CLK_2输入端；所述第一组合逻辑运算模块(3)的Sampling输出端输出采样信号，EN输出端输出检测使能信号；所述第二组合逻辑运算模块(4)的EN_comp输出端输出比较器使能信号，斩波输出端输出两相斩波信号。

2.根据权利要求1所述的一种AMR传感器开关芯片的时序控制电路架构，其特征在于，所述第一组合逻辑运算模块(3)的POR输入端接收上电复位信号，Reset输出端输出复位信号，EN输出端接所述第二组合逻辑运算模块(4)的EN输入端；所述第二组合逻辑运算模块(4)的斩波输出端包括斩波PH1输出端和斩波PH2输出端。

3.根据权利要求1所述的一种AMR传感器开关芯片的时序控制电路架构，其特征在于，所述第一组合逻辑运算模块(3)包括：检测使能信号生成单元(31)、采样信号生成单元(32)和复位信号生成单元(33)；所述检测使能信号生成单元(31)的输入端接所述慢时钟电路(2)的输出端并接收POR信号，输出端输出检测使能信号；所述采样信号生成单元(32)的输入端接所述快时钟电路(1)的输出端并接收POR信号，输出端输出采样信号；所述复位信号生成单元(33)的输入端接所述采样信号生成单元(32)的输出端，输出端接所述检测使能信号生成单元(31)和所述采样信号生成单元(32)；所述复位信号生成单元(33)接收POR信号，输出复位信号。

4.根据权利要求3所述的一种AMR传感器开关芯片的时序控制电路架构，其特征在于，

所述检测使能信号生成单元(31)包括：二输入与门A1、触发器B6和驱动缓冲器D1；所述A1、B6和D1依次连接，A1的一个输入端接慢时钟电路(2)的S_CLK输出端，另一个输入端接收POR信号；D1的输出端输出检测使能信号；

所述采样信号生成单元(32)包括：二输入与门A2和计数器；所述A2和计数器依次连接，A2的一个输入端接快时钟电路(1)的F_CLK输出端，另一个输入端接收POR信号；计数器的输出端输出采样信号；

所述复位信号生成单元(33)包括：二输入与门A3、延时缓冲器E1和E2，以及反相器N1；所述E1和E2串联后接A3的一个输入端，A3的输出端接N1的输入端，N1的输出端输出复位信号；E1的输入端接计数器的输出端，A3的另一个输入端接收POR信号，N1的输出端接计数器的Reset端和B6的Reset端。

5.根据权利要求4所述的一种AMR传感器开关芯片的时序控制电路架构，其特征在于，所述计数器包括：触发器B1、B2、B3、B4和B5，以及二输入与门A4；所述B1、B2、B3、B4和B5级联，每一个触发器的D输入端接Q输出端；B1的CK输入端接快时钟电路(1)的F_CLK输出端；B3的Q输出端接A4的一个输入端，B5的Q输出端接A4的另一个输入端；B1、B2、B3、B4和B5的复位端接收复位信号。