[发明专利]一种基于FPGA的高精度图像缩放的方法

权利要求书

1.一种基于FPGA的高精度图像缩放的方法，其特征在于，包括如下步骤：

S1、通过原始图像的像素的列和目标图像的像素的列计算出列缩放的权重系数；

S2、将所述原始图像按行依次缓存到BRAM，读出所述BRAM数据后和所述原始图像数据送入到计算单元，得出目标图像所有列的图像中间数据；

S3、通过所述原始图像的像素的行和所述目标图像的像素的行计算出行缩放权重系数；

S4、将图像中间数据按行依次缓存到BRAM，读出所述图像中间数据后，送入计算单元，得出所述目标图像所有行的图像。

2.根据权利要求1所述的一种基于FPGA的高精度图像缩放的方法，其特征在于，所述S1包括如下步骤：

S11、获取源端所述原始图像的辨率，筛选出要缓存并参与插值计算的像素的行和列，其中，所述要缓存并参与插值计算的像素的行标记为m，所述要缓存并参与插值计算的像素的列标记为n；

S12、标记目标像素的行和列，其中，所述目标像素的行标记为M，所述目标像素的列标记为N；

S13、计算出列缩放因子step_h＝n/N，XILINX FPGA的一个乘法器实现两个18位数据相乘，优化除法运算，设置step_h＝A*2^-18，计算得到A的值。

3.根据权利要求2所述的一种基于FPGA的高精度图像缩放的方法，其特征在于，所述S2包括如下步骤：

S21、将所述原始图像首行写入到第一个BRAM中，根据所述原始图像的列总数设置BRAM的深度；

S22、在所述原始图像首行数据完全写入到所述第一个BRAM和第二BRAM完成后，读出BRAM中的数据；

S23、计算所述步骤S13中放大2¹⁸后A的值和所述目标图像的列像素x的乘积；乘积结果的高13位记为整数f0，低18位记为小数coe0；将所述f0作为读取BRAM的地址，读出的数据记为dou0；

S24、将所述S22中f0作为所述第一BRAM读地址，读出的数据dout0，将f0+1作为所述第二个BRAM读地址，读出的数据dou1；将dout0、dout1和权重coe0、～coe0+1送入到计算单元，通过两个乘法器分别计算出dout0*coe0，dout1*(～coe0+1)；

S25、在用一个加法器完成所述dout0、dout1和权重coe0、～coe0+1的累加运算，舍弃低8位数据，得到第一行所有列的图像中间数据，得到图像中间数据p0(x,y)；

S26、重复所述S21、S22、S23、S24和S25，即完成所述原始图像到目标图像列的缩放运算，得到图像中间数据p1(x,y),p2(x,y)…,pn(x,y)。

4.根据权利要求1所述的一种基于FPGA的高精度图像缩放的方法，其特征在于，所述S3包括以下步骤：

S31、获取源端所述原始图像的辨率，筛选出要缓存并参与插值计算的像素的行和列，所述要缓存并参与插值计算的像素的行标记为m1，所述要缓存并参与插值计算的像素的列标记为n1；

S32、标记目标像素的行和列，所述标记目标像素的行标记为M1，所述标记目标像素的列标记为N1；

S33、计算出列缩放因子step_w＝m1/M1，XILINX FPGA的一个乘法器可以实现两个18位数据相乘，优化除法运算，设置step_w＝B*2^-18，计算得到B的值。

5.根据权利要求1所述的一种基于FPGA的高精度图像缩放的方法，其特征在于，所述S4包括以下步骤：

S41、将图像中间数据首行数据完全写入到第三个BRAM完成后，计算step_w和所述目标图像的列像素y的乘积；

S42、乘积结果的高13位记为整数f1，低18位记为小数coe1；随着y不断的增大；

如果下一次行计算的f1和增大前一次行对应的f1的值不相同，则图像中间数据下一行数据写入到第四个BRAM；

否则，不写入所述第四个BRAM；

依次类推，只有当对应的f1不同时，才会执行兵乓缓存，依次将所述图像中间数据更新到第三个BRAM、第四个BRAM；

S43、下一次行计算的f1和增大前一次行对应的f1的值不相同，同时读出所述第三个BRAM的图像数据和即将写入到所述第四个BRAM的图像中间数据，与所述B的权重coe1,^～coe1+1送入到计算单元，通过两个乘法器分别计算出dou0*coe0，dout1*(^～coe0+1)；

在用一个加法器完成所述dou0*coe0，dout1*(^～coe0+1)两个数据的累加运算，舍弃低8位数据，得到插值后第一行所有的目标图像数据，得到所述目标图像数据p(x,y)；

S44、重复所述S41、所述S42和所述S43，即完成所述原始图像到所述目标图像列的缩放运算，得到所有的目标图像数据。