[发明专利]三维半导体存储器件及其制造方法

权利要求书

1.一种制造三维半导体存储器件的方法，所述方法包括：

在包括单元阵列区和连接区的基板上形成包括竖直地且交替地层叠的绝缘层和水平层的薄层结构；

形成第一掩模图案，所述第一掩模图案具有暴露所述薄层结构的在所述连接区上的一部分的开口；

使用所述第一掩模图案作为蚀刻掩模执行第一蚀刻工艺以蚀刻所述薄层结构；

执行减小所述第一掩模图案的面积的第一修整工艺；

交替地且重复地执行所述第一蚀刻工艺和所述第一修整工艺以在所述连接区上形成上结构；

形成第二掩模图案，所述第二掩模图案暴露所述上结构的在所述连接区上的一部分和所述薄层结构的在所述连接区上的下部；

使用所述第二掩模图案作为蚀刻掩模执行第二蚀刻工艺以蚀刻所述薄层结构和所述上结构；

执行减小所述第二掩模图案的面积的第二修整工艺；以及

交替地且重复地执行所述第二蚀刻工艺和所述第二修整工艺以在所述上结构下方形成多个中间结构。

2.根据权利要求1所述的方法，其中所述开口的面积通过所述第一修整工艺而增大。

3.根据权利要求2所述的方法，其中所述开口的宽度和长度通过所述第一修整工艺而增大。

4.根据权利要求1所述的方法，其中以第一蚀刻深度执行所述第一蚀刻工艺。

5.根据权利要求4所述的方法，其中所述第一蚀刻深度对应于所述水平层的竖直节距。

6.根据权利要求1所述的方法，其中所述上结构在所述连接区上具有在第一方向上形成的第一阶梯结构以及在垂直于所述第一方向的第二方向上形成的第二阶梯结构。

7.根据权利要求6所述的方法，其中所述第二掩模图案暴露所述第一阶梯结构的一部分和所述第二阶梯结构的一部分。

8.根据权利要求7所述的方法，其中以第二蚀刻深度执行所述第二蚀刻工艺。

9.根据权利要求8所述的方法，其中所述第二蚀刻深度对应于所述水平层的竖直节距的至少两倍。

10.根据权利要求8所述的方法，其中所述上结构包括层叠在所述薄层结构的所述下部上的多个上水平图案，

所述多个上水平图案包括通过所述第二蚀刻工艺彼此竖直地对准的侧壁。

11.根据权利要求10所述的方法，其中每个所述中间结构具有在所述第二方向上形成的第三阶梯结构。

12.根据权利要求11所述的方法，其中所述第三阶梯结构的阶梯的数目等于所述第二阶梯结构的阶梯的数目。

13.根据权利要求10所述的方法，其中每个所述中间结构具有在所述第二方向上形成的第三阶梯结构，以及

所述第三阶梯结构关于平行于所述第一方向的假想线彼此镜像对称。

14.根据权利要求1所述的方法，还包括：

在所述上结构和所述多个中间结构上形成第三掩模图案；以及

使用所述第三掩模图案作为蚀刻掩模执行第三蚀刻工艺以形成在所述第二方向上间隔开的电极结构。

15.根据权利要求14所述的方法，其中形成电极结构包括形成第一沟槽，所述第一沟槽在所述单元阵列区和所述连接区上在所述第一方向上延伸并穿透所述上结构和所述多个中间结构。

16.根据权利要求15所述的方法，其中形成电极结构还包括形成第二沟槽和第三沟槽，所述第二沟槽在所述单元阵列区上在所述第一方向上延伸，所述第三沟槽在所述连接区上在所述第一方向上延伸，

其中所述第二沟槽比所述第一沟槽短，以及

其中所述第三沟槽与所述第二沟槽间隔开。

17.一种三维半导体存储器件，通过根据权利要求1至16所述的方法制造。