[发明专利]一种可调链路损耗的芯片测试装置及方法

说明书

本发明揭示了一种可调链路损耗的芯片测试装置及方法，装置包括测试板和若干个多通道链路子卡，测试板设有芯片连接器和若干个子卡连接器，多通道链路子卡可拆卸地装配于子卡连接器上，多通道链路子卡包括若干个用于将待测芯片发出的信号环回至待测芯片内的测试回环链路，并且若干个多通道链路子卡中，至少存在两个同一频率下链路损耗不同的多通道链路子卡，或者至少存在两个不同频率下链路损耗不同的多通道链路子卡。本发明通过将测试所需的回环链路与测试板分开设计，使得一个测试板可搭配不同链路损耗的多通道链路子卡，无需单独设计多种类型的测试板，只需设计不同链路损耗的多通道链路子卡即可，可降低芯片测试系统的复杂度和成本。

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种可调链路损耗的芯片测试装置及该芯片测试装置测试芯片的方法。

背景技术

随着摩尔定律的发展，芯片的密度和带宽越来越高，如一些交换芯片具有128或者256个SerDes接口，每个SerDes接口包括发射端(TX)和接收端(RX)。这些SerDes接口支持的协议较多，其可支持着从1G到112G的多种协议，如IEEE802.3、OIF、SFF-8431等等。在实际使用过程中，通常需要测试芯片是否满足所有的协议规范，也即测试这些SerDes接口是否满足所有的协议规范。

目前，通过测试板来测试这些SerDes接口是否满足所有的协议规范。在测试时，将待测芯片装配至测试板上，并将芯片的每个SerDes接口引出并自环，这里的自环指的是每个SerDes中，发射端(TX)通过信号传输线与接收端(RX)相连，发射端(TX)发射的信号通过信号传输线环回至接收端(RX)中。这里信号传输走线的损耗需要按照芯片支持的最高速率的协议要求进行设计，以使信号传输走线的损耗与协议的规范相匹配，如一交换芯片支持的最高速率是IEEE802.3-2015上的规范100GBASE-KR4，其要求在12.9GHz时插损不超过35dB。在测试板使用M4板材时，信号传输走线的长度需要在35inch。当所有信号传输走线满足35dB时进而可测试芯片的所有SerDes接口是否满足需求。

然而，由于芯片中SerDes接口较多，导致信号传输线的数量也较多，使得测试板的设计难度及成本增加，如增加PCB的层数及尺寸等等。同时，由于测试板在生产加工时存在误差以及因材料问题导致的无法精确控制损耗，导致测试板需要设计多次或者测试结果不准确。另外，目前的测试板仅能够满足一种协议的测试需求，为满足不同协议的测试需求，需要设计多个测试板，使得成本增加。

发明内容

本发明的目的在于提供一种芯片测试装置，可满足不同协议的测试需求，具有成本低等优点，同时还提供一种芯片测试装置实现芯片测试的方法。

为实现上述目的，本发明提出一种可调链路损耗的芯片测试装置，所述芯片测试装置包括测试板和若干个多通道链路子卡，其中，

所述测试板设有芯片连接器和若干个子卡连接器，所述芯片连接器用于装配待测芯片，所述子卡连接器用于装配多通道链路子卡；

所述多通道链路子卡可拆卸地装配于子卡连接器上，所述多通道链路子卡包括若干个用于将待测芯片发出的信号环回至待测芯片内的测试回环链路，并且若干个多通道链路子卡中，至少存在两个同一频率下链路损耗不同的多通道链路子卡，或者至少存在两个不同频率下链路损耗不同的多通道链路子卡。

优选地，所述芯片连接器包括若干个信号传输接口，每个信号传输接口包括第一信号发射端和第一信号接收端，每个所述子卡连接器包括具有若干个第二信号接收端的第一连接器和具有若干个第二信号发射端的第二连接器，所述芯片连接器的每个信号传输接口中，第一信号发射端连接一第一连接器中的第二信号接收端，第一信号接收端连接与该第一连接器相对应的第二连接器中与该第二信号接收端相对应的第二信号发射端。

优选地，每个第一信号发射端连接第一连接器所需的信号传输线的长度相同。

优选地，每个第一信号接收端连接第二连接器所需的信号传输线的长度相同。