[发明专利]改进IEEE1588协议的时钟同步装置及方法和时钟伺服系统及方法

说明书

本发明公布了改进IEEE1588协议的时钟同步装置，其特征在于，包括：PAC控制器和IEEE1588时钟源，所述PAC控制器和所述IEEE1588时钟源通过网线进行连接，所述PAC控制器包括时钟同步模块、第一功能模块、第二功能模块、CPU模块和电源模块，所述电源模块、所述CPU模块、所述第一功能模块、所述第二功能模块和所述时钟同步模块通过底板总线进行连接。本发明结构简单，使用方便，充分利用PAC控制器中的高性能硬件，实现IEEE1588的精确对时，不需要额外增加硬件，节约硬件成本，同时对PTP时钟伺服系统进行改进，改进后的系统能够提高同步精度。

技术领域

本发明涉及时间同步系统领域，尤其涉及改进IEEE1588协议的时钟同步装置及方法和时钟伺服系统及方法。

背景技术

IEEE 1588时钟同步协议基于网络进行时钟同步，假设主从时钟模块之间的网络线路对等延时，通过计算时钟偏差来完成从时钟相对主时钟的同步偏差修正。主从时钟线路对等延时这一假设在很多网络环境下无法成立，导致同步精度出现较大偏差，究其根本原因时钟偏差是由频率偏差产生的，该协议只是对主从时钟的时钟偏差进行补偿，并未对频率偏差这一根本原因进行补偿。

PAC控制器具备PC的开放性、高性能CPU、高容量的内存和软件的强大效能，并具有PLC的可靠性、强固性和分散特性。PAC采用现有的商业计算机技术，所以具有更优异的效能，并具有可伸缩性。透过商业化大量生产的平台，所以易于维护和具有较低的发生故障时间等特性。

IEEE1588协议通常可以采用硬件或软件方式实现。使用硬件实现高精度IEEE1588对时的方法比较普及，但是市面上暂时未发现利用PAC控制器优异的性能进行IEEE1588对时的装置出现，而通过软件实现时钟同步通常基于ptpd实现，虽然在ptpd时钟伺服系统的控制下,输出尽可能保持稳定在某一区间范围内,但其只是针对主从偏差进行校正,并未从根本上考虑消除影响主从时钟同步的因素。

发明内容

为解决上述存在的技术问题，本发明的目的是提供改进IEEE1588协议的时钟同步装置及方法和时钟伺服系统及方法，本发明基于PAC控制器设计，同时在基于ptpd的基础上改进PI时钟伺服系统，改进后能够提高时钟同步精度。

为了解决现有技术存在的问题，本发明采用的技术方案如下：

第一个方面，本发明提供一种改进IEEE1588协议的时钟同步装置，包括：PAC控制器和IEEE1588时钟源，所述PAC控制器和所述IEEE1588时钟源通过网线进行连接，所述PAC控制器包括时钟同步模块、第一功能模块、第二功能模块、CPU模块和电源模块，所述电源模块、所述CPU模块、所述第一功能模块、所述第二功能模块和所述时钟同步模块通过底板总线进行连接。

进一步地，所述CPU模块用于读取时钟偏差值并且进行时钟校正，所述时钟同步模块用于完成与IEEE1588时钟源2的时钟同步，所述电源模块用于给CPU模块、第一功能模块、第二功能模块和时钟同步模块8提供工作电压，所述第一功能模块用于保证PAC控制器各模块之间频率一致，进而实现时钟同步；所述第二功能模块用于保证PAC控制器稳定运行。

进一步地，所述CPU模块主要由ARM模块和FPGA模块组成。

第二个方面，本发明提供一种改进IEEE1588协议的时钟同步方法，包括以下步骤：

S1：时钟同步模块与IEEE1588时钟源同步；

S2：CPU模块读取与IEEE1588时钟源的时钟偏差值；

S3：CPU模块进行时钟校正。

进一步地，所述步骤S1包括以下步骤：