[发明专利]一种基于FPGA和EMAC/GMAC控制器的多CPU通信系统与方法

说明书

本发明提供了一种基于FPGA和EMAC/GMAC控制器的多CPU通信系统与方法，所述系统包括一个作为主设备的FPGA以及多个作为从设备的集成EMAC/GMAC接口的CPU芯片；所述FPGA中包括EMAC/GMAC接口收发控制模块、数据缓存区读写模块以及缓存区数据交互模块。本发明所述方案速度快、实时性高，基本不消耗CPU的资源，CPU集成的EMAC/GMAC控制器与内存通信大都采用DMA方式，基本无需CPU的干预，提高了CPU的运行效率，可同时实现任意两个或多个CPU之间的通信，可扩展性强。

技术领域

本发明涉及CPU间通信技术领域，特别是一种基于FPGA和EMAC/GMAC控制器的多CPU通信系统与方法。

背景技术

自CPU芯片诞生以来，发展及其迅速，其应用已经涉及消费电子、航空航天、工业控制、电力系统等各个领域。虽然单个CPU的功能已日益强大，但仍有许多场合需要多个CPU协同工作来实现特定功能，尤其对于实时性要求较高的场合，多CPU之间稳定高效的通信就显得尤为重要。

目前比较广泛的多CPU间的通信方式，是串行方式中的串口通信和并行方式中的双口RAM通信，这两种方法一般都会占用CPU较多的时间资源，传输速度较慢，实时性较差，影响CPU的效率。

EMAC/GMAC控制器，一般集成在CPU的内部，作为CPU对外通信的百兆或千兆的网络接口，控制器数据的接收与发送多采用DMA模式与CPU的内存进行交互，无需CPU干预。在现实应用中控制器多与百兆/千兆PHY芯片连接，来实现对外网络通信，但是多CPU之间的串口通信、双口RAM通信会占用CPU资源，导致传输速度慢以及实时性差的问题。

发明内容

本发明的目的是提供一种基于FPGA和EMAC/GMAC控制器的多CPU通信系统与方法，旨在解决现有技术中多CPU之间的串口通信、双口RAM通信会占用CPU资源，导致传输速度慢以及实时性差的问题，实现提高多CPU间通信效率。

为达到上述技术目的，本发明提供了一种基于FPGA和EMAC/GMAC控制器的多CPU通信系统，所述系统包括：

一个作为主设备的FPGA以及多个作为从设备的集成EMAC/GMAC接口的CPU芯片；

所述FPGA中包括EMAC/GMAC接口收发控制模块、数据缓存区读写模块以及缓存区数据交互模块；

所述EMAC/GMAC接口收发控制模块用于控制数据收发的时序，构建与EMAC/GMAC控制器通信的接口时序控制，接收EMAC/GMAC控制器发送的数据存入FPGA中接收缓冲区以及发送FPGA中发送缓冲区的数据；

所述数据缓存区读写模块包含接两个接收缓冲区和两个发送缓冲区，不同类型的两个缓冲区可分别同时进行EMAC/GMAC读写操作以及缓存区数据交互；

所述缓存区数据交互模块用于定时接收除本EMAC/GMAC接口之外的其他EMAC/GMAC接口的缓冲区数据，并存储在本接口的发送缓冲区内供EMAC/GMAC接口收发控制模块进行数据发送。

优选地，所述FPGA与CPU的EMAC/GMAC接口有以下通信信号：

TXD[3:0]为数据发送总线，方向为CPU-FPGA；

TX_EN为发送使能引脚；

TX_CLK为数据发送的时钟信号，方向为CPU-FPGA；

RXD[3:0]为数据接收总线，方向为FPGA-CPU；

RX_DV为数据接收有效信号，方向为FPGA-CPU；

RX_CLK为数据接收的时钟信号，方向为FPGA-CPU；

GCLK_REF为EMAC/GMAC模块的参考时钟，方向为FPGA-CPU。