[发明专利]半导体封装装置及其制造方法

说明书

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：模塑材；桥接芯片，包覆在模塑材内，桥接芯片上设置有导电垫和第一导电孔，导电垫位于桥接芯片的第一表面，第一导电孔位于桥接芯片内并与导电垫电连接；缓冲层，设置在桥接芯片的第一表面，缓冲层上设置有第二导电孔，第二导电孔的第一端与导电垫电连接，第二导电孔的第二端暴露在缓冲层外。该半导体封装装置能够避免研磨制程中因半导体封装装置翘曲导致的硅通孔磨损过多或者难以露出的问题，有利于保证半导体封装装置同外部的电连接性能。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)封装技术通过在典型球栅阵列基板上使用扇出复合芯片来实现。它可提供的解决方案成本较低，实践中比硅中介层结构具有更好的电气和热性能。

图1A是一种FOCoS半导体封装装置的示意图。如图1A所示，模塑材13内包覆有桥接芯片11和电子元件12。桥接芯片11与电子元件12电连接。桥接芯片11内设置有硅通孔(Through Silicon Via，TSV)14。硅通孔14用于进行对外连接。通常会从桥接芯片11的底部一侧(对应于图1A中桥接芯片11的上侧)进行研磨，以暴露硅通孔14的端部，从而形成电连接部位。

然而，由于热制程等因素的影响，FOCoS半导体封装装置容易出现翘曲。如图1B上方所示，封装装置15具有上凸的翘曲，研磨装置16自上而下进行研磨时，容易使硅通孔磨损过多。如图1B下方所示，封装装置15具有下凹的翘曲，研磨装置16自上而下研磨时，硅通孔会难以露出。上述硅通孔磨损过多或者难以露出的现象均会影响硅通孔的电连接性能。

因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。

发明内容

本公开提供了一种半导体封装装置及其制造方法。

第一方面，本公开提供一种半导体封装装置，包括：

模塑材；

桥接芯片，包覆在所述模塑材内，所述桥接芯片上设置有导电垫和第一导电孔，所述导电垫位于所述桥接芯片的第一表面，所述第一导电孔位于桥接芯片内并与所述导电垫电连接；

缓冲层，设置在所述桥接芯片的第一表面，所述缓冲层上设置有第二导电孔，所述第二导电孔的第一端与所述导电垫电连接，所述第二导电孔的第二端暴露在所述缓冲层外。

在一些可选的实施方式中，所述导电孔的第二端通过焊料与第一电子元件电连接。

在一些可选的实施方式中，所述第二导电孔的直径自所述第一端至所述第二端逐渐增大。

在一些可选的实施方式中，所述第二导电孔的直径自所述第一端至所述第二端保持均匀。

在一些可选的实施方式中，所述缓冲层的刚度小于所述第二导电孔或者所述桥接芯片的刚度。

在一些可选的实施方式中，所述缓冲层包括第一介电层和第二介电层，所述第一介电层设置在所述桥接芯片的第一表面，所述第二介电层设置在所述第一介电层的表面，所述第二导电孔贯穿所述第一介电层和所述第二介电层。

在一些可选的实施方式中，所述缓冲层还包括第三介电层，所述第三介电层设置在所述第二介电层的表面并且覆盖所述第二导电孔，所述第三介电层上设置有开孔，所述第二导电孔通过所述开孔暴露在外。

在一些可选的实施方式中，所述第二导电孔的长度大于所述导电垫的厚度。

在一些可选的实施方式中，所述第二导电孔的最小直径大于所述第一导电孔的直径。

在一些可选的实施方式中，所述半导体封装装置还包括至少两个第二电子元件，所述至少两个电子元件通过所述桥接芯片电连接。