[发明专利]一种芯片性能验证方法及装置、电子设备、存储介质

说明书

本发明实施例公开一种芯片性能验证方法及装置、电子设备、存储介质，涉及电子设计自动化领域，能够有效提高芯片性能验证效率。所述方法包括：通过性能统计管理平台，从待验证芯片的预设模型环境接收模型状态信息；其中，所述性能统计管理平台与所述预设模型环境之间通过预设接口通信，所述预设模型环境包括以下至少一种：功能验证环境、硬件模拟环境、性能模型环境；触发所述性能统计管理平台根据所述模型状态信息生成验证控制信号；在所述验证控制信号的控制下，通过预设的性能统计组件，从所述预设模型环境接收所述待验证芯片的模型运行数据，并对所述模型运行数据进行性能统计，得到对应的性能统计结果。本发明适用于芯片性能验证中。

技术领域

本发明涉及电子设计自动化领域，尤其涉及一种芯片性能验证方法及装置、电子设备、存储介质。

背景技术

在集成电路技术领域，芯片在交付代工厂制造之前，通常要经过一系列的功能验证和性能验证，以保证制造出的芯片能够满足设计要求。其中，功能验证主要指在芯片制造之前，通过软件仿真或者硬件模拟，找出设计中的功能性漏洞和缺陷。而性能验证或性能评估则主要指在芯片制造之前，通过软件仿真或者硬件模拟，评估芯片性能是否达到预期。

在集成电路验证领域，功能验证已经有了一套非常成熟和通用的方法学，如UVM(Universal Verification Methodology,通用验证方法学)已经在功能验证中广泛使用。而在性能验证或性能评估方面，尚无行业一致的标准或方法学。

目前业界普遍使用的性能验证方法，一般是通过分析波形评估性能是否达到预期。其大致流程为：通过软件仿真或者硬件模拟的方式，运行一些业务量大的测试用例，生成的波形交给设计工程师或者架构工程师进行分析。设计工程师或架构工程师需要在波形查看器中打开波形，并将那些与性能有关的信号拉到波形显示窗口，然后对信号做一些逻辑运算，比如将Valid(有效)信号与Clock(时钟)信号进行逻辑与，然后选取一段时间，统计这段时间信号的上升沿或者下降沿个数，从而达到计算性能的目的。但由于步骤繁琐，这种方式的性能分析效率较低。如果需要计算多个模块的多个性能指标，这个过程可能会持续几个小时。而如果要分析多种应用场景下的性能指标，所需的时间还会成倍的增加。

针对集成电路芯片性能验证效率低的问题，相关技术中尚无有效的解决方案。

发明内容

有鉴于此，本发明实施例提供一种芯片性能验证方法及装置、电子设备、计算机可读存储介质，能够有效提高芯片性能验证效率。

第一方面，本发明的实施例提供一种芯片性能验证方法，所述方法包括：通过性能统计管理平台，从待验证芯片的预设模型环境接收模型状态信息；其中，所述性能统计管理平台与所述预设模型环境之间通过预设接口通信，所述预设模型环境包括以下至少一种：功能验证环境、硬件模拟环境、性能模型环境；触发所述性能统计管理平台根据所述模型状态信息生成验证控制信号；在所述验证控制信号的控制下，通过预设的性能统计组件，从所述预设模型环境接收所述待验证芯片的模型运行数据，并对所述模型运行数据进行性能统计，得到对应的性能统计结果，其中，所述性能统计管理平台所基于的编程语言与所述预设模型环境所基于的编程语言以及所述性能统计组件所基于的编程语言彼此兼容。

可选的，所述触发所述性能统计管理平台根据所述模型状态信息生成验证控制信号包括：根据所述模型状态信息中的开始运行信号，触发所述性能统计管理平台生成开始统计信号；或者根据所述模型状态信息中的停止运行信号，触发所述性能统计管理平台生成停止统计信号。

可选的，所述在所述验证控制信号的控制下，通过预设的性能统计组件，从所述预设模型环境接收所述待验证芯片的模型运行数据之前，所述方法还包括：按照预设的组件隶属关系，将所述性能统计组件的指针添加到所述性能统计管理平台预设的组件指针索引中，或者添加到所述性能统计管理平台的下级子平台预设的组件指针索引中；和/或按照预设的平台隶属关系，将各所述下级子平台的指针添加到对应的上一级子平台预设的子平台指针索引中，或者添加到所述性能统计管理平台预设的子平台指针索引中。