[发明专利]一种低功率因数降压集成电路并联的LED电路及其实现方法

权利要求书

1.一种低功率因数降压集成电路并联的LED电路，其特征在于：包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED-，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED-连接。

2.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述整流桥堆DB1的2脚与零线N连接，整流桥堆BD1的1脚与保险丝F1连接，保险丝F1的另一端与火线L连接，整流桥堆BD1的4脚接地。

3.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述整流桥堆DB1的3脚还与电解电容CE1连接，电解电容CE1的另一端接地。

4.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述芯片U1的2脚与电阻RS3连接，芯片U2的2脚与电阻RS6连接，电阻RS3和电阻RS6的另一端以及芯片U1和芯片U2的1脚接地。

5.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述芯片U1的7脚分别与采样电阻RS1和采样电阻RS2连接，芯片U2的7脚分别与采样电阻RS4和采样电阻RS5连接，采样电阻RS1、采样电阻RS2、采样电阻RS4和采样电阻RS5的另一端接地。

6.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述芯片U1和芯片U2的5脚以及6脚均与二极管DS1的一端连接，二极管DS1的另一端与芯片U1和芯片U2的4脚连接。

7.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述输出端LED+和输出端LED-之间并联有电解电容CE2。

8.根据权利要求7所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述输出端LED+和输出端LED-之间还并联有放电电阻RS7。

9.根据权利要求1-8任一项所述的一种低功率因数降压集成电路并联的LED电路的实现方法，其特征在于，包括以下步骤：

(一)、整流桥堆DB1将交流电压整合为直流电压；

(二)、电解电容CE1将整流后的滤波直流电压滤平；

(三)、芯片U1和芯片U2启动后，通过内部逻辑来控制芯片内部开关管的开关状态，从而调节电感T1的储能和放能；

(四)、采样电阻RS1和采样电阻RS2用于调节芯片U1的输出电流，采样电阻RS4和采样电阻RS5用于调节芯片U2的输出电流，从而控制输出功率；

(五)、电感T1作为芯片U1和芯片U2的共用电感，电解电容CE2为输出电解电容，用于滤波，保证输出电压的平稳；

(六)、放电电阻RS7为输出电路提供放电通路。