[发明专利]一种低功率因数降压集成电路并联的LED电路及其实现方法

说明书

本发明公开了一种低功率因数降压集成电路并联的LED电路，包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED‑，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED‑连接；本发明还公开了一种低功率因数降压集成电路并联的LED电路的实现方法。本发明将至少两个集成电路通过共用一个电感的方式实现并联，实现电路的导通，使并联后集成电路的输出电流相同，从而可以实现同步工作，降低了单个材料的成本，并且大大的提升了生产效率。

技术领域

本发明属于LED灯技术领域，具体涉及一种低功率因数降压集成电路并联的LED电路及其实现方法。

背景技术

随着LED灯的应用越来越广泛，由于市场的成熟导致的竞争不断升级，成本压力越来越大，针对功率比较大的(比如40W以上)的低功率因素降压型电路越来越多的商家采用两路或者多路方案进行，但是，存在以下几个缺点：

1、多个电路之间的集成电路是单独的，需要同时匹配同等数量的续流二极管和电感；

2、通过多路电路方案去实现高功率时元器件较多，效率低，材料和制造成本高。

发明内容

本发明的目的在于提供一种低功率因数降压集成电路并联的LED电路，以解决上述背景技术中提出的问题。本发明提供的一种低功率因数降压集成电路并联的LED电路，具有效率高以及成本低的特点。

本发明另一目的在于提供一种低功率因数降压集成电路并联的LED电路的实现方法。

为实现上述目的，本发明提供如下技术方案：一种低功率因数降压集成电路并联的LED电路，包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED-，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED-连接。

为了将交流电压整合为直流电压，进一步地，所述整流桥堆DB1的2脚与零线N连接，整流桥堆BD1的1脚与保险丝F1连接，保险丝F1的另一端与火线L连接，整流桥堆BD1的4脚接地。

为了将整流后的滤波直流电压滤平，进一步地，所述整流桥堆DB1的3脚还与电解电容CE1连接，电解电容CE1的另一端接地。

为了调整对应集成电路过压保护的阈值，进一步地，所述芯片U1的2脚与电阻RS3连接，芯片U2的2脚与电阻RS6连接，电阻RS3和电阻RS6的另一端以及芯片U1和芯片U2的1脚接地。

为了用于调节芯片U1和芯片U2的输出电流，从而控制输出功率，进一步地，所述芯片U1的7脚分别与采样电阻RS1和采样电阻RS2连接，芯片U2的7脚分别与采样电阻RS4和采样电阻RS5连接，采样电阻RS1、采样电阻RS2、采样电阻RS4和采样电阻RS5的另一端接地。

为了通过二极管DS1实现续流，进一步地，所述芯片U1和芯片U2的5脚以及6脚均与二极管DS1的一端连接，二极管DS1的另一端与芯片U1和芯片U2的4脚连接。

为了用于滤波，保证输出电压的平稳，进一步地，所述输出端LED+和输出端LED-之间并联有电解电容CE2。

为了为输出电路提供放电通路，进一步地，所述输出端LED+和输出端LED-之间还并联有放电电阻RS7。

在本发明中进一步地，所述的一种低功率因数降压集成电路并联的LED电路的实现方法，包括以下步骤：

(一)、整流桥堆DB1将交流电压整合为直流电压；

(二)、电解电容CE1将整流后的滤波直流电压滤平；