[发明专利]FVF结构开环型参考电压驱动电路在审
申请号: | 202111468096.0 | 申请日: | 2021-12-03 |
公开(公告)号: | CN114244370A | 公开(公告)日: | 2022-03-25 |
发明(设计)人: | 郑锐 | 申请(专利权)人: | 灿芯半导体(上海)股份有限公司 |
主分类号: | H03M1/46 | 分类号: | H03M1/46 |
代理公司: | 上海湾谷知识产权代理事务所(普通合伙) 31289 | 代理人: | 倪继祖 |
地址: | 201203 上海市浦东新区自由*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | fvf 结构 开环 参考 电压 驱动 电路 | ||
1.一种FVF结构开环型参考电压驱动电路,其特征在于,包括:第一运算放大器(OPA1)、第一PMOS管(M11)、第二PMOS管(M12)、第三PMOS管(M2)、第四PMOS管(M1)、第五PMOS管(M6)、第六PMOS管(M4)、第一恒定电流源(I2)、第二恒定电流源(I3)、第一NMOS管(M3)、第二NMOS管(M5)、第三NMOS管(M7)、第四NMOS管(M8)、第五NMOS管(M9)、第六NMOS管(M10)、第一电阻(R1)和第一电容(C1),其中,
所述第一运算放大器(OPA1)的反相输入端外接参考电压输入,同相输入端连接第三PMOS管(M2)的漏极;
所述第一PMOS管(M11)的源极外接电源,栅极连接所述第一运算放大器(OPA1)的输出端,漏极连接所述第二PMOS管(M12)的源极;
所述第二PMOS管(M12)的栅极和漏极相接,栅极通过串接的第一电阻(R1)和第一电容(C1)接地,漏极连接所述第四NMOS管(M8)的漏极;
所述第三NMOS管(M7)、第四NMOS管(M8)、第五NMOS管(M9)和第六NMOS管(M10)各自的源极接地,各自的栅极相接;
所述第三NMOS管(M7)的栅极连接漏极,漏极接收偏置电流;
所述第一电阻(R1)和第一电容(C1)的相接端连接所述第四PMOS管(M1)和第六PMOS管(M4)各自的栅极;
所述第三PMOS管(M2)的源极连接电源,栅极连接所述第一NMOS管(M3)的漏极,漏极连接所述第四PMOS管(M1)的源极;
所述第四PMOS管(M1)漏极连接所述第五NMOS管(M9)的漏极;
所述第一NMOS管(M3)的漏极通过所述第一恒定电流源(I2)连接电源,源极连接所述第五NMOS管(M9)的漏极;
所述第五PMOS管(M6)的源极连接电源,栅极连接所述第二NMOS管(M5)的漏极,漏极连接所述第六PMOS管(M4)的源极并作为输出端;
所述第二NMOS管(M5)通过第二恒定电流源(I3)连接电源,源极连接所述第六NMOS管(M10)的漏极;
所述第六PMOS管(M4)的漏极连接所述第六NMOS管(M10)的漏极;
所述第一NMOS管(M3)和第二NMOS管(M5)各自的栅极外接直流电压偏置VB1。
2.根据权利要求1所述的FVF结构开环型参考电压驱动电路,其特征在于,还包括:第一补偿电容(C2)、第二补偿电容(C3)和第三补偿电容(C4),其中,
所述第一补偿电容(C2)的一端外接电源,另一端连接所述第一运算放大器(OPA1)的输出端;
所述第二补偿电容(C3)两端连接所述第三PMOS管(M2)的源极和栅极;
所述第三补偿电容(C4)两端连接所述第五PMOS管(M6)的源极和栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于灿芯半导体(上海)股份有限公司,未经灿芯半导体(上海)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111468096.0/1.html,转载请声明来源钻瓜专利网。