[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，形成方法包括：提供衬底，所述衬底包括工作区和互连区，所述工作区的所述衬底上形成有器件结构；在所述器件结构的顶部、以及所述互连区的所述衬底的顶部形成互连层，所述互连区的互连层与所述器件结构电连接；在所述互连区的所述互连层的顶部形成保护层；形成所述保护层之后，去除所述器件结构顶部的所述互连层；去除所述器件结构顶部的所述互连层之后，去除所述保护层。所述保护层降低了在所述互连层的顶面出现聚集析出现象的概率，同时，也降低了在互连层中出现空洞的概率，从而提高了所述互连层顶面形貌的完整性，进而提高了所述半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对 集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封 装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封 装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(SiP)等。

在进行封装的整个工艺流程中，集成电路中包含巨大数量的半导体元件。 随着半导体器件制造技术的进一步发展，半导体器件之间的高性能、高密度连 接不仅在单个互连层中进行，而且要在多层之间进行互连。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于提高 半导体结构的性能。

为解决上述问题，本发明实施例还提供一种半导体结构的形成方法，包括： 提供衬底，所述衬底包括工作区和互连区，所述工作区的所述衬底上形成有器 件结构；在所述器件结构的顶部、以及所述互连区的所述衬底的顶部形成互连 层，所述互连区的互连层与所述器件结构电连接；在所述互连区的所述互连层 的顶部形成保护层；形成所述保护层之后，去除所述器件结构顶部的所述互连 层；去除所述器件结构顶部的所述互连层之后，去除所述保护层。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法，在所述互连区的所述互连 层的顶部形成保护层，所述保护层能对所述互连区的互连层的顶面起到保护作 用，在后续去除所述器件结构顶部的互连层的工艺过程中，所述保护层使得所 述互连层的顶面不易与相关湿法工艺所采用的溶液相接触，相应的，也就降低 了在所述互连层的顶面出现聚集析出现象的概率，同时，也降低了在互连层中 出现空洞的概率，从而提高了所述互连层顶面形貌的完整性，进而提高了所述 半导体结构的性能，同时，通过后续对工作区进行减薄处理的工艺中去除保护 层，简化了工艺流程。

附图说明

图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；

图5至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构 示意图。

具体实施方式

目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析 其性能有待提高的原因。

图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。

参考图1，提供衬底10，所述衬底10包括工作区10B和互连区10A，所 述工作区10B的所述衬底10上形成有器件结构11，所述器件结构11的顶部、 以及所述互连区10A的所述衬底10的顶部形成有互连层13，所述互连区10A 中的互连层13与所述器件结构11电连接。

参考图2，在所述互连区10A的所述互连层13上形成掩膜层17。

具体地，所述掩膜层17的材料为光刻胶。

参考图3，以所述掩膜层17为掩膜，去除所述工作区10B的所述互连层 13，露出所述器件结构11的顶面。