[发明专利]对准偏差量测方法、晶圆键合设备及晶圆键合方法

说明书

本发明提供一种对准偏差量测方法、晶圆键合设备及晶圆键合方法，所述对准偏差量测方法包括：提供相键合的上层晶圆和下层晶圆；获得所述上层晶圆和/或所述下层晶圆上的位置点的实际坐标与理论坐标；根据所述实际坐标与所述理论坐标，计算获得所述位置点的非正交旋转偏差。本发明的技术方案使得非正交旋转偏差能够被单独量测且能够单独的在键合过程进行补偿，进而使得对准精度得到提高。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种对准偏差量测方法、晶圆键合设备及晶圆键合方法。

背景技术

在集成电路工艺中，三维集成是一种在保持现有技术节点的同时，还能提高芯片性能的解决方案。其中，通过将两个或多个功能相同或不同的芯片进行三维集成可提高芯片的性能，同时也可以大幅度缩短功能芯片之间的金属互联，减小发热、功耗和延迟。在三维集成工艺中，晶圆与晶圆的键合工艺是核心重点，而键合对准精度是关键参数。

参阅图1a，在理想情况下，上层晶圆的第一对准标记11与下层晶圆的第二对准标记12完全对准。但是，在晶圆键合过程中，对准过程和键合过程均会导致对准偏差，对准过程产生的对准偏差包括如图1b所示的正交旋转偏差(Rotation)等，正交旋转偏差会在对准过程中进行补偿；键合过程产生的对准偏差包括如图1c所示的非正交旋转偏差(Nonorth)等。其中，非正交旋转偏差主要由于键合过程中晶圆受力后不同方向的扩张量不同导致，当前的量测机台还无法单独量测非正交旋转偏差，而是将非正交旋转偏差与正交旋转偏差合并在一起量测，并在对准过程对总的量测结果进行APC(先进制程控制，Advance ProcessControl)补偿，这种不合理的量测和补偿方式导致晶圆键合机台的非正交旋转偏差的精度很低(例如只能达到±0.4urad)，进而导致严重影响对准精度。

因此，如何对现有的非正交旋转偏差的量测方法和补偿方法进行改进，以提高对准精度是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种对准偏差量测方法、晶圆键合设备及晶圆键合方法，使得非正交旋转偏差能够被单独量测且能够单独的在键合过程进行补偿，进而使得对准精度得到提高。

为实现上述目的，本发明提供了一种对准偏差量测方法，包括：

提供相键合的上层晶圆和下层晶圆；

获得所述上层晶圆和/或所述下层晶圆上的位置点的实际坐标与理论坐标；

根据所述实际坐标与所述理论坐标，计算获得所述位置点的非正交旋转偏差。

可选地，计算获得所述位置点的非正交旋转偏差的步骤包括：获得的所述实际坐标为(X1,Y1)以及所述理论坐标为(X0,Y0)，将arctan(Y1/X1)与arctan(Y0/X0)求差后获得所述位置点的非正交旋转偏差。

可选地，所述对准偏差量测方法还包括：

计算获得多个所述位置点的非正交旋转偏差，并进行求平均值或者建立模型，以获得所述上层晶圆相对于所述下层晶圆和/或所述下层晶圆相对于所述上层晶圆的非正交旋转偏差。

可选地，所述对准偏差量测方法还包括：

获得多个所述位置点的实际坐标，并建立模型，以获得所述上层晶圆相对于所述下层晶圆和/或所述下层晶圆相对于所述上层晶圆的总旋转偏差；

采用所述总旋转偏差减去所述上层晶圆相对于所述下层晶圆和/或所述下层晶圆相对于所述上层晶圆的非正交旋转偏差，以获得所述上层晶圆相对于所述下层晶圆和/或所述下层晶圆相对于所述上层晶圆的正交旋转偏差。

可选地，获得所述总旋转偏差建立的模型为：

Δ_X＝T_X+M*X-R*Y+e_X (1)