[发明专利]一种高压DMOS简化挖槽设计方法在审
申请号: | 202111489509.3 | 申请日: | 2021-12-08 |
公开(公告)号: | CN114203554A | 公开(公告)日: | 2022-03-18 |
发明(设计)人: | 郝让峰 | 申请(专利权)人: | 厦门吉顺芯微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06 |
代理公司: | 福州元创专利商标代理有限公司 35100 | 代理人: | 陈明鑫;蔡学俊 |
地址: | 361021 福建省厦门*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高压 dmos 简化 设计 方法 | ||
1.一种高压DMOS简化挖槽设计方法,其特征在于,在Cell区内,采用挖槽设计,优化纵向结构,所述挖槽设计是在解决闭闩效应的前提下,通过自对准和Hard Mask工艺实现,以减少加工步骤,避免光刻对位偏差。
2.根据权利要求1所述的一种高压DMOS简化挖槽设计方法,其特征在于,该方法具体实现步骤如下:
步骤一、在N型EPI上,完成包括P-、N+的功能区域加工;
步骤二、在P+注入掺杂后,再采用自对准工艺,对产品进行挖槽处理,使得N+/P+与Metal连通;
步骤三、对表面进行处理。
3.根据权利要求1或2所述的一种高压DMOS简化挖槽设计方法,其特征在于,该方法制备的MOSFET器件单元体结构为:包括半导体基板,所述半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层,所述第一导电类型外延层的上表面为半导体基板的第一主面,第一导电类型重掺杂衬底的下表面为半导体基板的第二主面,采用自对准技术,在第一导电类型外延层内沿着第一主面指向第二主面的方向掺杂有P-区域,所述P-区域两侧均设有第二导电类型体区,所述第二导电类型体区位于第一导电类型外延层内,且为第一导电类型源极区;在第一导电类型源区下方以及在P-区域内,注入掺杂有P+区域层,在所述P-区域上方有Poly层,Poly层和第一导电类型源极区上方设有绝缘介质层,Poly层两侧绝缘介质层内设有源极接触孔,在Poly上方的绝缘介质层内设有栅极接触孔,采用挖槽技术,从有源区挖到P+区域,使埋藏在有源区下的P+区域露出来,栅极接触孔和源极接触孔内填充有金属,形成栅极金属和源极金属,所述栅极金属、源极金属穿过接触孔与第二导电类型体区接触,且与第一导电类型源极区欧姆接触,P+区域通过金属,与源区短路连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门吉顺芯微电子有限公司,未经厦门吉顺芯微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111489509.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造