[发明专利]一种高压DMOS简化挖槽设计方法

说明书

本发明涉及一种高压DMOS简化挖槽设计方法。该方法在Cell区内，采用挖槽设计，优化纵向结构，所述挖槽设计是在解决闭闩效应的前提下，通过自对准和Hard Mask工艺实现，以减少加工步骤，避免光刻对位偏差。本发明方法采用挖槽设计后，在参数不变的情况下，节约成本，提高产品的竞争力。

技术领域

本发明涉及高压MOSFET器件Cell区结构，属于高压MOSFET与低压MOSFET技术相结合的领域，具体涉及一种高压DMOS简化挖槽设计方法。

背景技术

金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)，简称DMOS管，是一种广泛应用与各种电源电路器件产品。

目前市场对MOSFET产品性价比要求越来越高，在器件性能不变或提高的情况下，尽可能减小芯片面积，提高芯片的利用率，减少加工步骤，避免光刻对位偏差，降低成本，减少环境污染。

图1所示，为MOSFET常规工艺剖面图，可以看出图1的芯片利用率较低。

发明内容

本发明的目的在于提供一种高压DMOS简化挖槽设计方法，在现有工艺的基础上，结合低压MOS的优势，采用自对准及Hard Mask工艺，减少加工步骤，避免光刻对位偏差，提高流片速度，降低成本。

为实现上述目的，本发明的技术方案是：一种高压DMOS简化挖槽设计方法，在Cell区内，采用挖槽设计，优化纵向结构，所述挖槽设计是在解决闭闩效应的前提下，通过自对准和Hard Mask工艺实现，以减少加工步骤，避免光刻对位偏差。

相较于现有技术，本发明具有以下有益效果：

1）与传统设计比较，采用自对准及挖槽工艺，简化了流程，避免了光刻套刻偏差；

2）降低成本，生产周期，减少对环境污染。

附图说明

图1为常规工艺剖面示意图。

图2为本发明的挖槽结构示意图。

具体实施方式

下面结合附图，对本发明的技术方案进行具体说明。

本发明一种高压DMOS简化挖槽设计方法，在Cell区内，采用挖槽设计，优化纵向结构，所述挖槽设计是在解决闭闩效应的前提下，通过自对准和Hard Mask工艺实现，以减少加工步骤，避免光刻对位偏差。

本发明一种高压DMOS简化挖槽设计方法，具体实现步骤如下：

步骤一、利用常规工艺，在N型EPI上，完成RIN、P阱（P-区域）、Source（N+、区域）等功能区域加工；

步骤二、在P+注入掺杂后，再采用自对准工艺，对产品进行挖槽处理，使得N+/P+与Metal连通；

步骤三、再对表面进行处理。

图1为常规工艺剖面示意图。其MOSFET器件单元体包括半导体基板，所述半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为半导体基板的第一主面，第一导电类型重掺杂衬底的下表面为半导体基板的第二主面，在第一导电类型外延层内沿着第一主面指向第二主面的方向掺杂有P-区域，所述P-区域两侧均设有第二导电类型体区，所述第二导电类型体区位于第一导电类型外延层内，且为第一导电类型源极区。在第一导电类型源区下方以及在P-区域内，注入掺杂了P+区域层，在所述P-区域上方有Poly层和第一导电类型源极区上方设有绝缘介质层，Poly层两侧绝缘介质层内设有源极接触孔，在Poly上方的绝缘介质层内设有栅极接触孔，栅极接触孔和源极接触孔内填充有金属，形成栅极金属和源极金属，所述栅极金属、源极金属穿过接触孔与第二导电类型体区接触，且与第一导电类型源极区欧姆接触。