[发明专利]阵列基板的制作方法、阵列基板以及显示装置

说明书

本申请提供了一种阵列基板的制作方法、阵列基板以及显示装置，所述制作方法包括：在衬底上形成图案化的第一金属层、半导体层和第二金属层；在第二金属层上形成绝缘层；在绝缘层上涂布第一光阻层，采用第一道光罩对第一光阻层进行曝光、显影处理，形成图案化的光阻，图案化的光阻的坡度角为直角或钝角；在绝缘层和沉积像素电极层，使得图案化的光阻的侧面显露于像素电极层；去除图案化的光阻，在绝缘层上形成图案化的像素电极。本申请通过将图案化的光阻的坡度角形成为直角或钝角，使沉积的在图案化的光阻上的像素电极层坡度角的边缘发生断裂，再将形成在光阻上的像素电极层剥离，以此有利于光阻及其上像素电极层的剥离，制作工艺简单。

技术领域

本申请涉及显示器件技术领域，尤其涉及一种阵列基板的制作方法、阵列基板以及显示装置。

背景技术

近年来，显示技术得到快速的发展，平板显示器已取代笨重的CRT显示器日益深入人们的日常生活中。目前，常用的平板显示器包括液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管(Organic Light-Emitting Diode，OLED)显示器。上述平板显示器具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。

为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，无论采用非晶硅半导体工艺还是采用金属氧化物半导体工艺，从开始的七次掩模(7Mask)工艺发展到基于狭缝光刻技术的四次掩模(4Mask)工艺，再发展到目前三次掩模(3Mask)工艺。其中，目前多试图通过3光罩技术来节省制程成本，即把钝化层与电极层在一道光罩内完成。但牺牲层上沉积电极层后的剥离时间较长，影响生产节拍时间，同时牺牲层剥离残留和毛边问题都会严重影响制程或产品性能。

因此，现有阵列基板制备方法中存在电极层制备复杂且性能不良的技术问题。

发明内容

本申请提供一种阵列基板的制作方法、阵列基板以及显示装置，以解决现有阵列基板制备方法中存在电极层制备复杂且性能不良的技术问题。

一方面，本申请提供一种阵列基板的制作方法，所述阵列基板包括阵列排布的薄膜晶体管，所述制作方法包括：

在衬底上形成图案化的第一金属层、半导体层和第二金属层；

在所述第二金属层上形成绝缘层；

在所述绝缘层上涂布第一光阻层，采用第一道光罩对所述第一光阻层进行曝光、显影处理，形成图案化的光阻，所述图案化的光阻的坡度角为直角或钝角；

在所述绝缘层和所述沉积像素电极层，使得所述图案化的光阻的侧面显露于所述像素电极层。

去除所述图案化的光阻，在所述绝缘层上形成图案化的像素电极。

在本申请一种可能的实现方式中，所述去除所述图案化的光阻的步骤，包括：

采用剥离液去除所述图案化的光阻。

在本申请一种可能的实现方式中，所述在所述绝缘层和所述沉积像素电极层的步骤之前，还包括：

对所述图案化的光阻进行预剥离处理，以使得所述图案化的光阻形成多孔结构。

在本申请一种可能的实现方式中，所述第一光阻层的厚度范围为0.1μm-50μm。

在本申请一种可能的实现方式中，所述在所述绝缘层上涂布第一光阻层，采用第一道光罩对所述第一光阻层进行曝光、显影处理，形成图案化的光阻的步骤，包括：

采用所述第一道光罩对所述第一光阻层进行曝光、显影，去除待形成像素电极过孔处的光阻以及去除待形成像素电极的区域的光阻，形成所述图案化的光阻。

在本申请一种可能的实现方式中，所述图案化的像素电极包括：