[发明专利]像素、阵列基板和显示装置

说明书

本申请公开了一种像素、阵列基板和显示装置。像素包括第一驱动晶体管、第一存储电容、第二驱动晶体管、第二存储电容和公共晶体管。第一驱动晶体管和第二驱动晶体管的栅极连接至扫描线。第一驱动晶体管和第二驱动晶体管的源极或漏极的其中之一连接至数据线。第一驱动晶体管的源极或漏极的另一个通过第一存储电容连接至第一公共电极线。第二驱动晶体管的源极或漏极的另一个通过第二存储电容连接至第二公共电极线。公共晶体管的源极和漏极分别连接至第一公共电极线和第二公共电极线。本申请可实现公共电极的垂直连通，并且同时确保了水平方向的布线的不良点可被检出和定位。

技术领域

本申请涉及显示技术领域，尤其涉及像素、阵列基板和显示装置。

背景技术

请参照图1，其显示现有技术中的阵列基板的像素的示意图。像素10包括数据线11、扫描线12、公共电极线13和共享电极线14，其中数据线11和共享电极线14沿着竖直方向延伸，以及扫描线12和公共电极线13沿着水平方向延伸。相邻的公共电极线13通过连接电极15电连接。在制造过程中，公共电极线13可能会在区域A1与数据线11发生短路，也可能会在区域A2与共享电极线14发生短路。然而，在进行信号检测时，由于公共电极线通电后会呈现网格状连通，因此无法完全定位出不良的具体线路位置。

有鉴于此，有必要提出一种像素、阵列基板和显示装置，以解决现有技术中存在的问题。

发明内容

为解决上述现有技术的问题，本申请的目的在于提供一种像素、阵列基板和显示装置，其实现公共电极的垂直连通，并且同时确保了水平方向的布线的不良点可被检出和定位。

为达成上述目的，本申请提供一种像素，包括：第一驱动晶体管，其中所述第一驱动晶体管的栅极连接至扫描线，以及所述第一驱动晶体管的源极或漏极的其中之一连接至数据线；第一存储电容，其中所述第一存储电容的一端连接至第一公共电极线，以及所述第一存储电容的另一端连接至所述第一驱动晶体管的所述源极或所述漏极的另一个；第二驱动晶体管，其中所述第二驱动晶体管的栅极连接至所述扫描线，以及所述第二驱动晶体管的源极或漏极的其中之一连接至所述数据线；第二存储电容，其中所述第二存储电容的一端连接至第二公共电极线，以及所述第二存储电容的另一端连接至所述第二驱动晶体管的所述源极或所述漏极的另一个；以及公共晶体管，其中所述公共晶体管的源极或漏极的其中之一连接至所述第一公共电极线，以及所述公共晶体管的所述源极或所述漏极的另一个连接至所述第二公共电极线。

本申请还提供一种阵列基板，包括：多条数据线，沿着垂直方向延伸；多条扫描线和多条公共电极线，沿着水平方向延伸；以及多个像素，以阵列排布，其中每一所述像素包括沿着所述水平方向排列的第一子像素和第二子像素，所述第一子像素和所述第二子像素连接至同一条数据线和同一条扫描线。所述第一子像素包括第一存储电容，所述第二子像素包括第二存储电容，所述第一存储电容的一端连接至第一公共电极线，所述第二存储电容的一端连接至与所述第一公共电极线相邻的第二公共电极线。每一所述像素还包括公共晶体管，以及所述公共晶体管的源极或漏极的其中之一连接至所述第一公共电极线，以及所述公共晶体管的所述源极或所述漏极的另一个连接至所述第二公共电极线。

本申请还提供一种显示装置，包括：上述的阵列基板；对置基板，相对于所述阵列基板，以及包括对置电极；以及液晶层，设置在所述阵列基板和所述对置基板之间，其中所述第一子像素包括第一液晶电容，所述第二子像素包括第二液晶电容，所述第一液晶电容的一端和所述第二液晶电容的一端连接至所述对置电极。

相较于先前技术，本申请通过以公共晶体管连接相邻的第一公共电极线和第二公共电极线。当公共晶体管打开时，第一公共电极线和第二公共电极线电连接，进而确保了公共电压的稳定性。此外，当在检测信号时，公共晶体管关闭，使得可根据获得的短路信号定位出水平方向的布线，并且进一步对不良的布线进行修复。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。