[发明专利]NAND闪存的数据读操作电压施加方法及装置

说明书

本发明涉及一种NAND闪存的数据读操作电压施加方法及装置、计算机可读介质，方法包括：在对NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；第一字线为待读页对应的字线，第三字线为与第一字线相邻的多个字线，二字线为待读页对应的块中除了第一字线和第三字线之外的字线；第一电压为导通电压与第一补偿电压之和，第一补偿电压小于第二补偿电压，第二补偿电压为仅向与第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。本发明相对于现有技术可以降低电势差对与所读层相邻的上下各一层的存储单元相对其他层更大的读干扰影响。

技术领域

本发明涉及NAND闪存技术领域，尤其涉及一种NAND闪存的数据读操作电压施加方法及装置、计算机可读介质。

背景技术

NAND闪存因其高性能、低功耗、体积小、高稳定性以及与硅工艺兼容等特点已经成为目前主流的非易失性存储器，并得到了广泛的应用。为了追求更大容量和更好性能，闪存芯片已由最初的二维结构发展成为三维结构，单元存储容量已经从存储1个bit(例如，SLC，即Single-Level Cell)变成存储2个bit(例如，MLC，即Multi-Level Cell)、3个bit(例如，TLC，即Trinary-Level Cell)甚至4个bit(例如，QLC，Quarter-Level Cell)，芯片的特性和存储密度大大提高。在三维结构中，由于堆叠层数以倍数增加，考虑工艺和存储单元电学特性的一致性，需要堆叠层的总高度尽量小，这就导致了存储单元本身的尺寸和存储单元之间的间隔越来越小，存储单元自身的抗干扰能力越来越差，存储单元之间的耦合效应也越来越大。与此同时，一个存储单元可存储的态越来越多，相邻的两个存储态之间的间隔越来越小，进一步加剧了存储数据出错的概率。

在NAND闪存芯片的内部电路设计中，读操作是对所要读的page所在的字线施加读电压(即Vread)，同时其他存储单元所在的字线施加导通电压(即Vpass)，电路通过感应沟道中的电流来判断沟通的导通关断状态来判断目标存储单元中存储的信息。通常Vread小于Vpass，为了补偿Vread相对于Vpass对邻近的(上下层)字线(Word Line,简写WL)耦合效应降低，造成的所读WL上下层WL导通性变差的影响，通常对所读page所在的字线的上下相邻的各一个字线施加一定量的补偿电压。这种读操作中的电压补偿方式导致的结果是，如果对同一个page读大量的次数，那么受到相对更大读干扰影响的是上下相邻的字线中的page,其他字线中的page所受的干扰相对较弱。这种影响的出现使整个Block因为某两层字线中的page的错误率高而成为坏块，出现所谓的“木桶效应”，导致NAND闪存芯片可读次数偏小，如果对整个Block中的page都读大量次数，整个Block中的page均受到严重影响。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本发明提供了一种NAND闪存的数据读操作电压施加读方法及装置、计算机可读介质。

一方面，本发明提供了一种NAND闪存的数据读操作电压施加方法，包括：

在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；

其中，所述第一字线为待读页对应的字线，所述第三字线为与所述第一字线相邻的多个字线，所述二字线为所述待读页对应的块中除了所述第一字线和所述第三字线之外的字线；所述第一电压为所述导通电压与第一补偿电压之和，所述第一补偿电压小于第二补偿电压，所述第二补偿电压为仅向与所述第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压。

另一方面，本发明提供了一种NAND闪存的数据读操作电压施加装置，包括：

电压施加模块，用于在对所述NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；