[发明专利]存储器件及其制备方法

说明书

本公开提供一种存储器件及其制备方法，涉及半导体技术领域。该存储器件包括：衬底；衬底上的存储单元阵列，包括多个存储单元，其中，每个存储单元包括：水平方向间隔排布的左叠层和右叠层，左叠层和右叠层均包括依次叠置于衬底上的下隔离层、PMOS层、第一NMOS层、上隔离层和第二NMOS层，PMOS层、第一NMOS层和第二NMOS层均包括竖直叠置的第一源/漏层、沟道层和第二源/漏层，沟道层相对于第一源/漏层和第二源/漏层横向凹入；栅堆叠，在竖直方向上介于第一源/漏层与第二源/漏层之间，且设于沟道层的相对两侧以嵌入沟道层的横向凹入。

技术领域

本公开涉及半导体领域，具体涉及一种存储器件及其制备方法。

背景技术

随着半导体器件的不断小型化，越来越难以制造高密度的互连结构，因为在横向上难以缩减尺寸。另外，为了增加集成度，可以堆叠多层器件。基于此，期望能够以灵活的方式为这种堆叠器件设置互连。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种能够减小待机漏电且无需提高器件阈值电压的存储器件及其制备方法。

根据本公开的一个方面，提供了一种存储器件，包括：衬底；衬底上的存储单元阵列，包括多个存储单元，其中，每个存储单元包括：水平方向间隔排布的左叠层和右叠层，左叠层和右叠层均包括依次叠置于衬底上的下隔离层、PMOS层、第一NMOS层、上隔离层和第二NMOS 层，PMOS层、第一NMOS层和第二NMOS层均包括竖直叠置的第一源/漏层、沟道层和第二源/漏层，沟道层相对于第一源/漏层和第二源/漏层横向凹入；栅堆叠，在竖直方向上介于第一源/漏层与第二源/漏层之间，且设于沟道层的相对两侧以嵌入沟道层的横向凹入。

根据本公开的另一方面，提供了一种存储器件的制备方法，包括：在衬底上形成水平方向间隔排布的左叠层和右叠层，左叠层和右叠层均包括依次叠置的下隔离层、PMOS层、第一NMOS层、上隔离层和第二 NMOS层，PMOS层、第一NMOS层和第二NMOS层均包括竖直叠置的第一源/漏层、沟道层和第二源/漏层，沟道层相对于第一源/漏层和第二源/漏层横向凹入；在沟道层的横向凹入依次淀积栅介质层和p型栅导体层；在左叠层和右叠层的底部淀积SiO₂，然后刻蚀该SiO₂并停止于第一预设高度，形成第一间隔部；刻蚀第一NMOS层与第二NMOS层对应位置上的p型栅导体层，在刻蚀掉的p型栅导体层的对应位置上淀积 n型栅导体层；刻蚀第一间隔部，形成存储单元，存储器件包括多个存储单元的存储单元阵列。

根据本公开的另一方面，提供了一种电子设备，包括上述存储器件。

与现有技术相比，本公开提供的存储器件及其制备方法，至少具有以下有益效果：该存储器件以6T SRAM单元作为最小的存储单元，具有更少的晶体管数量，简化了计算机的存算结构，节省了计算资源，同时提高了计算进度和计算效率。

另外，对于半导体器件的竖直叠层，可以设置与之横向上邻接的侧壁互连结构。对于若干层器件，可以利用一个掩模层，因此可以减少制造工艺中的光刻步骤并降低制造成本。另外，三维构造使得器件之间的互连可以由更多空间，并因此可以具有低电阻和高带宽。由于侧壁互连结构的存在，半导体装置可以具有引出端子，因此可以将半导体装置的制造与金属化叠层的制造相分离。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了6T SRAM单元的电路原理图；

图2至29示意性示出了根据本公开实施例的存储器件的制备方法依次处于不同阶段的截面图，在这些附图中：

图2示意性示出了在衬底上形成叠层的截面图；

图3(a)示意性示出了光刻胶构图区域的俯视图；图3(b)为根据图3(a) 形成的沿AA′线的截面图；